DIGITAL TECHNICS I. Dr. Bálint Pődör. Óbuda University, Microelectronics and Technology Institute 12. LECTURE: FUNCTIONAL BUILDING BLOCKS III



Hasonló dokumentumok
LOGIKAI TERVEZÉS HARDVERLEÍRÓ NYELVEN. Dr. Oniga István

DIGITÁLIS TECHNIKA I BINÁRIS SZÁMRENDSZER BEVEZETŐ ÁTTEKINTÉS BINÁRIS SZÁMRENDSZER HELYÉRTÉK. Dr. Lovassy Rita Dr.

DIGITÁLIS TECHNIKA BINÁRIS SZÁMRENDSZER BEVEZETŐ ÁTTEKINTÉS BINÁRIS SZÁMRENDSZER HELYÉRTÉK. Dr. Lovassy Rita Dr.

LOGIKAI TERVEZÉS PROGRAMOZHATÓ. Elő Előadó: Dr. Oniga István

Laborgyakorlat Logikai áramkörök számítógéppel segített tervezése (CAD)

Digitális Technika. Dr. Oniga István Debreceni Egyetem, Informatikai Kar

DIGITÁLIS TECHNIKA I SZÁMRENDSZEREK HELYÉRTÉK SZÁMRENDSZEREK RÓMAI SZÁMOK ÉS RENDSZERÜK. Dr. Lovassy Rita Dr.

DIGITÁLIS TECHNIKA I

DIGITÁLIS TECHNIKA I A JELTERJEDÉSI IDİK HATÁSA A KOMBINÁCIÓS HÁLÓZATOK MŐKÖDÉSÉRE A JELTERJEDÉS KÉSLELTETÉSE

Hobbi Elektronika. A digitális elektronika alapjai: Kombinációs logikai hálózatok 1. rész

Bevezetés az informatikába

I+K technológiák. Számrendszerek, kódolás

1. Kombinációs hálózatok mérési gyakorlatai

Máté: Számítógép architektúrák

10-es számrendszer, 2-es számrendszer, 8-as számrendszer, 16-os számr. Számjegyek, alapműveletek.

3. gyakorlat. Kettes számrendszer: {0, 1} Tízes számrendszer: {0, 1, 2,..., 9} 16-os (hexadecimális számrendszer): {0, 1, 2,..., 9, A, B, C, D, E, F}

Analóg és digitális mennyiségek

DIGITÁLIS TECHNIKA I PÉLDA: 3 A 8 KÖZÜL DEKÓDÓLÓ HOGYAN HASZNÁLHATÓ EGY 4/16-OS DEKÓDER 3/8-AS DEKÓDERKÉNT? D 2 3 DEKÓDER BŐVÍTÉS

Digitális Technika 2. Logikai Kapuk és Boolean Algebra

4. hét: Ideális és valódi építőelemek. Steiner Henriette Egészségügyi mérnök

DIGITÁLIS TECHNIKA I. BINÁRIS/GRAY ÁTALAKÍTÁS b3b2b1b0 g3g2g1g0 BINÁRIS/GRAY KONVERZIÓ BINÁRIS/GRAY KÓDÁTALAKÍTÓ BIN/GRAY KONVERZIÓ: G2

Példa:

Digitális technika II. (vimia111) 5. gyakorlat: Tervezés adatstruktúra-vezérlés szétválasztással, vezérlőegység generációk

Máté: Számítógép architektúrák

DIGITÁLIS TECHNIKA I KARNAUGH TÁBLA, K-MAP KARNAUGH TÁBLA PROGRAMOK PÉLDA: ÖT-VÁLTOZÓS MINIMALIZÁLÁS PÉLDA: ÖT-VÁLTOZÓS MINIMALIZÁLÁS

Máté: Számítógép architektúrák

Hobbi Elektronika. A digitális elektronika alapjai: Kombinációs logikai hálózatok 2. rész

Hobbi Elektronika. A digitális elektronika alapjai: További logikai műveletek

DIGITÁLIS TECHNIKA I 6. ELİADÁS SZÁMRENDSZEREK BEVEZETİ ÁTTEKINTÉS. Római számok és rendszerük. Helyérték

Programozás és digitális technika II. Logikai áramkörök. Pógár István Debrecen, 2016

2. Fejezet : Számrendszerek

DIGITÁLIS TECHNIKA I

Máté: Számítógép architektúrák

Dr. Oniga István DIGITÁLIS TECHNIKA 9

Integrált áramkörök/4 Digitális áramkörök/3 CMOS megvalósítások Rencz Márta

Hibadetektáló és javító kódolások

DIGITÁLIS TECHNIKA I PÉLDA A LEGEGYSZERŰBB KONJUNKTÍV ALAK KÉPZÉSÉRE LEGEGYSZERŰBB KONJUNKTÍV ALGEBRAI ALAK. Kódok, kódolás: alapfogalmak

DIGITÁLIS TECHNIKA I Dr. Lovassy Rita Dr. Pődör Bálint

DIGITÁLIS TECHNIKA II

Laborgyakorlat Logikai áramkörök számítógéppel segített tervezése (CAD)

DIGITÁLIS TECHNIKA I KÓD IRODALOM SZIMBÓLUMKÉSZLET KÓDOLÁS ÉS DEKÓDOLÁS

Digitális elektronika gyakorlat

DIGITÁLIS TECHNIKA I ARITMETIKAI MŐVELETEK TETRÁD KÓDBAN ISMÉTLÉS ÉS KIEGÉSZÍTÉS ÖSSZEADÁS KÖZÖNSÉGES BCD (8421 SÚLYOZÁSÚ) KÓDBAN

SZÁMÍTÓGÉPES ARCHITEKTÚRÁK

SZÁMÍTÓGÉPES ARCHITEKTÚRÁK

DIGITÁLIS TECHNIKA NORMÁL BCD KÓD PSZEUDOTETRÁDOK AZONOSÍTÁSA A KARNAUGH TÁBLÁN BCD (8421) ÖSSZEADÁS BCD ÖSSZEADÁS: +6 KORREKCIÓ

Bevezetés a számítástechnikába

Digitális Technika II.

DIGITÁLIS TECHNIKA I

Dr. Oniga István DIGITÁLIS TECHNIKA 2

The Architecture of Computer Hardware and Systems Software: An InformationTechnology Approach 3. kiadás, Irv Englander John Wiley and Sons 2003

Az adatkapcsolati réteg

DIGITÁLIS TECHNIKA feladatgyűjtemény

Dr. Oniga István DIGITÁLIS TECHNIKA 9

Hibajavítás, -jelzés. Informatikai rendszerek alapjai. Horváth Árpád november 24.

Laborgyakorlat Logikai áramkörök számítógéppel segített tervezése (CAD)

DIGITÁLIS TECHNIKA II Dr. Lovassy Rita Dr. Pődör Bálint

Dr. Oniga István DIGITÁLIS TECHNIKA 8

funkcionális elemek regiszter latch számláló shiftregiszter multiplexer dekóder komparátor összeadó ALU BCD/7szegmenses dekóder stb...

Digitális Technika. Dr. Oniga István Debreceni Egyetem, Informatikai Kar

A számítógép alapfelépítése

Számítógépes Hálózatok 2012

DIGITÁLIS TECHNIKA I LOGIKAI FÜGGVÉNYEK KANONIKUS ALAKJA

Számítógépes Hálózatok

Alapkapuk és alkalmazásaik

Hobbi Elektronika. A digitális elektronika alapjai: Sorrendi logikai áramkörök 3. rész

Véges állapotú gépek (FSM) tervezése

Bevezetés az elektronikába

Adatkapcsolati réteg (Data Link Layer) Számítógépes Hálózatok Az adatkapcsolati réteg lehetséges szolgáltatásai

DIGITÁLIS TECHNIKA Dr. Lovassy Rita Dr. Pődör Bálint

D I G I T Á L I S T E C H N I K A G Y A K O R L Ó F E L A D A T O K 1.

Dr. Oniga István DIGITÁLIS TECHNIKA 4

A TANTÁRGY ADATLAPJA

Digitális technika - Ellenőrző feladatok

Digitális technika VIMIAA01

Előadó: Dr. Oniga István DIGITÁLIS TECHNIKA 3

DIGITÁLIS TECHNIKA II

Kombinációs hálózatok Adatszelektorok, multiplexer

Kombinációs hálózatok Számok és kódok

Számítógépes Hálózatok 2013

28. EGYSZERŰ DIGITÁLIS ÁRAMKÖRÖK

DIGITÁLIS TECHNIKA II

Verilog HDL ismertető 2. hét : 1. hét dia

Acta Acad. Paed. Agriensis, Sectio Mathematicae 29 (2002) PARTÍCIÓK PÁRATLAN SZÁMOKKAL. Orosz Gyuláné (Eger, Hungary)

On The Number Of Slim Semimodular Lattices

Diszkrét matematika 2.

Modbus kommunikáció légkondícionálókhoz

10. Digitális tároló áramkörök

Hobbi Elektronika. A digitális elektronika alapjai: Sorrendi logikai áramkörök 1. rész

Digitális technika VIMIAA02

Digitális technika VIMIAA hét

Proxer 7 Manager szoftver felhasználói leírás

Digitális technika VIMIAA01

5. KÓDOLÓ, KÓDÁTALAKÍTÓ, DEKÓDOLÓ ÁRAMKÖRÖK ÉS HAZÁRDOK

Újrakonfigurálható eszközök

Digitális Rendszerek és Számítógép Architektúrák (Levelező BSc)

SZÁMÉRTÉKEK (ÁT)KÓDOLÁSA

Vegyes témakörök. A KAT120B kijelző vezérlése Arduinoval

DIGITÁLIS TECHNIKA II

Összeadás BCD számokkal

Átírás:

22.2.7. DIGITL TECHNICS I Dr. álint Pődör Óbuda University, Microelectronics and Technology Institute 2. LECTURE: FUNCTIONL UILDING LOCKS III st year Sc course st (utumn) term 22/23 (Temporary, not-edited version!) 2. LECTURE. Parity bit, parity generator 2. rithmetic elements 2

22.2.7. HIJELZÉS ÉS HIJVÍTÁS Hibajavítás: hiba felismerés illetve hiba javítása. Redundancia szükésges a kódban. Legegyszerűbb eset: bit-hiba jelzése Elv: a hiba akkor deríthető fel, ha a kódszó készletben bármely két kódszó között a Hamming-távolság legalább kettő, vagy nagyobb. 3 Kódok hibavédelmi képessége datforrás Átvivő közeg Zaj, zavar Rendeltetési hely Hiba felismerés feltétele: D 2 Hiba javítás feltétele: D 3 Általánosságban k 2 m k m információs bithez k ellenőrző bit szükséges 4 2

22.2.7. HMMING TÁVOLSÁG Két kódszó Hamming távolságát úgy határozzák meg, hogy a két kódszó azonos helyen álló elemeit összehasonlítják, és megállapítják hány helyen áll különböző bit. z így kapott szám a Hamming távolság. Gray kód pl. bármely két szomszédos kódszava csak egy bitben különbözik, ezért a Gray kód Hamming távolsága. CD és a bináris kód (legkisebb) Hamming távolsága szintén. 5 HIFELISMERŐ ÉS HIJVÍTÓ KÓDOK Legegyszerűbb hibafelismerési eljárás: paritásbit átvitele Két lehetőség Kód Paritásbit páros paritás páratlan paritás 6 3

22.2.7. PRITÁSIT Páros paritás: az -esek száma páros. kódszóban lévő -esek számát vagy hozzáadásával párossá egészítjük ki. a paritásbit, ha az -esek száma páros volt. Páratlan paritás: az -esek száma páratlan. kódszóban lévő -esek számát vagy hozzáadásával páratlanná egészítjük ki. a paritásbit, ha az -esek száma páros volt. 7 PRITÁS GENERÁTOR Paritásbit képzése: NTIVLENCI (OR) művelet alkalmazása a kódszó bitjeire, pl. 4 bit esetén háromszor. Példa: Kódszó Paritásbit = = = 8 4

22.2.7. PÁROS PRITÁSIT GENERÁLÁS C D F Egy F(,,C,D) logikai függvény 4-bites CD karaktereket egészít ki páros paritás bittel. Készítsen logikai hálózatot a megvalósításra. F(,,C,D) = 4 (,2,4,7,8):(-5) 9 PÁROS PRITÁSIT GENERÁLÁS C D 5

22.2.7. PÁROS PRITÁSIT GENERÁLÁS C F = C D = = = D 3-INPUT PRITY CHECKER/GENERTOR The HEF453 is a parity checker/generator with 3 parity inputs (I to I2) and a parity output (O). When the number of parity inputs that are HIGH is even, the output is LOW. When the number of parity inputs that are HIGH is odd, the output is HIGH. For words of 2 bits or less, the output can be used to generate either odd or even parity by appropriate termination of the unused parity input(s). For words of 4 or more bits, the devices can be cascaded by connecting the output of one device to any parity input of another device. When cascading devices, it is recommended that the output of one device be connected to the I2 input of the other device since there is less delay to the output from the I2 input than from any other input (I to I). Functional diagram of HEF453 parity checker/generator 2 6

22.2.7. 3-INPUT PRITY CHECKER/GENERTOR Logic diagram Pinning diagram 3 Circuits for inary ddition Half adder (add two -bit numbers) Sum = i' i + i i' = i xor i Cout = i i Full adder (carry-in to cascade for multi-bit adders) Sum = Ci xor xor Cout = Ci + Ci + = Ci ( + ) + i i Sum Cout i i Cin Sum Cout 7

22.2.7. FÉLÖSSZEDÓ (HLF-DDER) Feladata két bit összeadása H S C S: sum C: carry 5 S = + = HLF DDER C = Félösszeadó: két bemenet és két kimenet. Két bináris számjegyet tud összeadni, előállítja az összeget és átvitelt. Nem veszi figyelembe a kisebb helyértékről jövő átvitelt. = & félösszeadó S C 6 8

22.2.7. (-IT) FULL DDER Its function is to add two bits and the carry from the previous position, and to generate the sum and the carry S = S(,,C in ) C out = C(,,C in ) C in Full adder S C out 7 TELJES ÖSSZEDÓ EGYENLETEI C in S C ou S = C in + C in + C in + C in = C in az összeg bit -es, ha a három változó közül egy vagy három -es (kizáró VGY függvény) C out = ( )C in + (Vagy minimalizálva: C out = + C in + C in ) az átvitel bit -es, ha két változó egyidejűleg -es (majoritás logikai függvény) 8 9

22.2.7. FULL DDER: OOLEN FUNCTIONS Sum Carry S i = i i C i- + i i C i- + i i C i- + i i C i- _ C i = i i C i- + i i C i- + i i C i- + i i C i- = i i + i C i- + i C i- The sum can be expressed as a three-variable exclusive OR function (S i = i i C i ). The carry is the three-variable majority function and can also be expressed in various other algebraic forms. 9 TELJES ÖSSZEDÓ (FULL DDER) Késleltetés: összeg (S) 3t gate átvitel (C out ) 2t gate C in S C o ut 2

22.2.7. Full adder implementations Standard approach 6 gates 2 ORs, 2 NDs, 2 ORs lternative implementation 5 gates half adder is an OR gate and ND gate 2 ORs, 2 NDs, OR Cin Cin Cout = + Cin ( xor ) = + Cin + Cin S Cout Cin Half dder Cout xor Sum Half dder Cout xor xor Cin Cin ( xor ) Sum Sum Cout TELJES ÖSSZEDÓ teljes összeadó két félösszeadóból állítható össze. z első képezi a két összeadandó bit összegét, a második ehhez adja hozzá az előző helyértéken keletkezett átvitelt. ( i i ) ( i i ) C i- i i +/2 +/2 ( i i )C i- S i C i- i i C i Késleltetés: összeg (S) 2t gate átvitel (C) 3t gate 22

22.2.7. 2-IT INRY FULL DDER 54/7482 23 2-IT INRY FULL DDER 54/7482 Function table and logic diagram 24 2

22.2.7. 2-IT INRY FULL DDER 54/7482 25 4 ITES PÁRHUZMOS ÖSSZEDÓ (SOROS ÁTVITEL, RIPPLE CRRY) z átvitel sorosan terjed! y3 x3 y2 x2 y x y x TÖ c3 c2 c TÖ TÖ TÖ c c4 s3 s2 s s y3 x3 y2 x2 y x y x ci n 4-bites összeadó c out s3 s2 s s 26 3

22.2.7. 4-ITES ÖSSZEDÓ Négy teljes összeadó egy 4-bites összeadót alkot. Összesen kilenc bemenet: Két 4-bites szám, 3 2 és 3 2 Egy áthozat, CI Öt kimenet: Egy 4-bites összeg, S3 S2 S S Egy átvitel, CO Ha strukturálatlan kombinációs hálózatként kezelnénk, akkor egy 52-soros, és 5 kimenetű igazságtáblázattal lehetne leírni! 27 KSZKÁD KPCSOLÁS Két 4-bites összeadóból kaszkád kapcsolással 8-bites összeadó alakítható ki, stb. 28 4

22.2.7. ÖSSZEDÓ/KIVONÓ ÁRMKÖR 2-ES KOMPLEMENS 2 2 DD/SU IN(n) n DD/SU C IN C IN Full dder Full dder Full dder C OUT SUM C OUT SUM C OUT SUM Q 2 C IN Q Q OR kapuk mint vezérelt inverterek funkcionálnak / S Q / S in in & & Q C C IN IN 29 4 ITES ÖSSZEDÓ/KIVONÓ ÁRMKÖR x3 x2 x x y3 y2 y MU MU MU cin 4 bites teljes összeadó C z3 z2 z z y s MU cout 3 5

22.2.7. TWO S COMPLEMENT DDER/SUTRCTOR Q = (q 3 q 2 q q ) 2 P = (p 3 p 2 p p ) 2 432 4 3 2 MU (7457) 4Y 3Y 2Y Y S G Select 4 3 2 4 3 2 C4 DDER (7483) S4 S3 S2 S C Select Function R = P + Q R = P + Q + R = (r 4 r 3 r 2 r ) 2 KITEKINTÉS: RITMETIKI LOGIKI EGYSÉG (LU) Mind TTL, mind CMOS változatban van LU (24 kivezetéses tokozás): Két 4-4 bites kódszón bitenként elvégezhető többek között mind a 6 kétváltozós logikai művelet (logikai függvény), az eredmény szintén 4-változós kódszóként adódik. 32 6

22.2.7. -ITES LU 33 RITHMETIC LOGIC UNIT (LU) x y n n rithmetic Logic Shifter Shift count OP code CTRL MU MU z n Cond. code 34 7