MIKROELEKTRONIKA, VIEEA306

Átírás

1 Budapesti Műszaki és Gazdaságtudományi Egyetem MIKROELEKTRONIKA, VIEEA306 Integrált áramkörök: áttekintés, főbb jellemzők, a gyártás és a tervezés kapcsolata, költségek

2 Újból a gyártásról és a fejlődési trendekről A Moore törvény és annak megnyilvánulásai Roadmap adatok Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

3 Ismétlés Láttuk, hogy a mai modern digitális IC-k milyen alapegységekből építkeznek CMOS alapkapuk főbb tulajdonságok, konstrukció logikai modellből kapcsolási rajz Láttuk, hogy a gyártási folyamatnak mi a lényege planáris technológia, fotolitográfia Láttuk, hogy a felületi struktúrát a maszkok 2D-s alakzatai egyértelműen meghatározzák: layout Láttuk, hogy a logikai sémából egyenes út vezet a layoutig: Si-compiler Most áttekintjük az IC gyártás egyéb aspektusait Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

4 Mikroelektronika: az egyik leggyorsabban fejlődő iparág Moore törvény 1965-ben Gordon More megjósolta, hogy az egy lapkára integrálható tranzisztorok száma havonta megduplázódik (exponenciális növekedés) A jóslat továbbra is helytálló. Az 1 millió tranzisztor/lapka határt az iparág a 80-as években törte át 2300 tranzisztor, 1 MHz-es órajel frekvencia (Intel 4040) millió tranzisztor (Ultra Sparc III) 42 millió tranzisztor, 2 GHz-es órajel frekvencia clock (Intel P4) millió tranzisztor, (HP PA-8500) More than Moore: elemsűrűség erőteljesebb fokozása, pl. 3D kialakítással (pl. RAM-ok, lásd pen drive-ok) Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

5 Mikroelektronika: az egyik leggyorsabban fejlődő iparág 2300 tranzisztor 42 millió tranzisztor Intel 4004 Intel Pentium IV Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

6 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Változás: automatikus tervezés és reguláris struktúrák Intel 4004 ( 71) Intel 8080 Intel Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET 2008 Intel 8085 Intel 8486 Forrás: Intel 6

7 Processzorok 2002-es toplistája Föbb jellemzők összefoglaló táblázata: órajel frekvencia, lapka mérete, tranzisztorok száma fogyasztás Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

8 A Moore törvény processzorokra A tranzisztorok száma kb. 2 évente megduplázódik: X growth in 1.96 years! Transistors (MT) P6 Pentium proc Forrás: Intel Year Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

9 Legújabb Intel Xenon processzor 1.9 milliárd tranzisztor 45nm technológia 16Mbyte Cache 6 mag Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

10 A DRAM kapacitás fejlődése Három évente 4-szeres növekedés: Kbit capacity/chip μm óra audio CD, μm 30 s HDTV μm μm átlagos könyv μm emberi agy, μm emberi DNS μm μm μm 1 A4-es gépelt oldal Year Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

11 Lapka méret (die size) növekedése 10 év alatt kb. 2-szeres növekedés, 7%-os éves növekedés (megfelel a Moore tv-nek) 100 Die size (mm) P6 Pentium proc Forrás: Intel Year Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

12 Órajel frekvencia növekedése 2 év alatt kb. 2-szeres növekedés X every 2 years Frequency (Mhz) P6 Pentium proc Forrás: Intel Year Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

13 Növekvő fogyasztás (disszipáció) Folyamatos növekedés figyelhető meg a vezető processzorok esetében Power (Watts) Korlátozó tényezővé válik P6 Pentium proc Year Forrás: Intel Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

14 A technológia trendjei: SIA roadmap Vezető ipari szakértők által folyamatosan frissített előrejlezések a mikroelektronikai technológiák (IC gyártás) várható fejlődési irányairól Year Feature size (nm) Mtrans/cm Chip size (mm 2 ) Signal pins/chip Clock rate (MHz) Wiring levels Power supply (V) High-perf power (W) Battery power (W) NTRS = National Technolgy Roadmap for Semiconductors SIA = Semiconductor Industry Association Node years: 2007/65nm, 2010/45nm, 2013/33nm, 2016/23nm Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

15 A minimális csíkszélesség (MFS) csökkenésére adott jóslatok Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

16 Tápfeszültség, küszöbfeszültség, oxidvastagság alakulása Közelítjük a fizikai korlátokat: A tápfeszültség, a küszöbfeszültség és a gate oxid vastagságának csökkentése, a csatornahossz csökkenésével Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

17 Tervezői produktivitás növekedése A tervezői produktivitás növekedése elmarad a méretcsökkentés miatti komplexitás növekedés mögött: 10, ,000 Complexity Logic Transistor per Chip (M) 1, Logic Tr./Chip Tr./Staff Month. x x x x x x x x 58%/Yr. compounded Complexity growth rate 21%/Yr. compound Productivity growth rate 10,000 1, Productivity (K) Trans./Staff - Mo Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

18 Az IC tervezés és gyártás néhány globális problémája Növekvő komplexitás, növekvő költségek Szakadék a komplexitás és a tervezői kapacitások között Gyártás és tervezés szétválása Költségcsökkentési módok Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

19 Kihívások a tervezés kapcsán Mikroszkópikus dolgok ultra nagy sebességek disszipáció és feszültségesés a vezetékeken az összekötő vezetékek növekvő jelentősége zaj, áthallás megbízhatóság, gyárthatóság órajel szétosztása ÉV Tech. (MFS, μm) Komplexitás Makroszkópikus dolgok piacra való bevezetés ideje (time-tomarket) a tervezés bonyolultsága (milló darab kapu) magas absztrakciós szint tesztelhetőre tervezés újrafelhasználhatóság, szellemi tulajdon (IP) kérdése, portolhatóság systems on a chip (SoC) különböző tervező eszközök együttműködése (tool interoperability) Órajel frekvencia Tervezői létszám 3 évre Tervezési költség M Tr. 400 MHz 210 $90 M M Tr. 500 MHz 270 $120 M M Tr. 600 MHz 360 $160 M M Tr. 800 MHz 800 $360 M Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

20 Egy globális terv jellemzői Funkcionalitás Költségek Egyszeri, fix költségek (NRE) a tervezésre fordított munka Darabszám arányos költségek (RE) anyagok, tokozás, tesztelés Megbízhatóság, robosztusság Zaj határok Zajtűrés Jóság / teljesítmény (performance) Sebesség (késleltetés) Fogyasztás (energiaigény) Piacra való bevezetéshez szükséges idő (time-to-market) Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

21 IC-k előállítási költségei Egyszeri, fix költségek: NRE (non-recurring engineering) Az IC terv előállításának költségei a tervezésre fordított munka, tervező CAD rendszer licenszdíja a terv ellenőrzésére fordított munka a maszk előállítás költségei A terv bonyolultsága és a tervező produktivitása (termelékenysége) határozzák meg Kis sorozatú gyártásnál jelentősebb a hatása Rendszeres költségek arányosak a termelés volumenével szilícium megmunkálásának költsége a chip felületével is arányos szerelés (tokozás) tesztelés 1 IC-re eső kltsg. = darabszám arányos kltsg. per IC + Ehhez jön még az IC gyár amortizációs költsége is fix kltsg. darabszám Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

22 IC-k előállítási költségei Az egyszeri költségek (NRE) egyre növekednek: Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

23 Egy tranzisztor költsége költség: cent / tranzisztor tranzisztorra eső beruházási költség (Moore tv.) Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

24 Darabszám arányos költségek IC lapka (chip vagy die) (AMD Athlon processzorok) Si szelet (wafer) Befolyásolják szelet mérete, lapka mérete kihozatal: működő db / gyártott db tesztelés gyártás közben, még a szeleten tokozás után szerelés (assembly) költségei darabszám = π (szeletátmérő/2)2 lapkafelület π szeletátmérő - 2 lapkafelület Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

25 Darabszám arányos költségek kihozatal = (1 + (felületegységre eső hibaszám lapkafelület)/α) -α 1 jó lapka költsége = db arányos kltsg = 1 szelet költsége darabszám kihozatal lapka kltsg + lapkateszt kltsg + tokozási kltsg. végső tesztelés kihozatala Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

26 Számpélda kihozatalra Példa szeletátmérő 12", lapkaméret 2.5 cm 2, 1 hiba/cm 2, α = 3 (a technológia bonyolultságának mérőszáma) 252 lapka/szelet (kerek szelet, szögletes lapkákkal!) jó lapkák kihozatala: 16% 252 x 16% = csak 40 lapka / szelet! Egy lapka költsége a lapkamérettől (felülettől) erősen függ a felület 3. vagy 4. hatványával arányos Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

27 Példák a költségtényezőkre Chip Szelet kltsg. hiba / cm 2 Felület (mm 2 ) lapka / szelet Fémrétegek csíkszélesség Kihozatal lapka kltsg. 386DX $ % $4 486DX $ % $12 PowerPC $ % $ HP PA $ % $ DEC Alpha $ % $149 Super $ % $272 SPARC Pentium $ % $ Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

28 Tervezői produktivitás növekedése A tervezői produktivitás növekedése elmarad a méretcsökkentés miatti komplexitás növekedés mögött: 10, ,000 Complexity Logic Transistor per Chip (M) 1, Logic Tr./Chip Tr./Staff Month. x x Lehetséges x x áthidaló 21%/Yr. compound megoldás: 1 x x x x Productivity growth rate 1. MAGAS ABSZTRAKCIÓS SZINTEN TERVEZÜNK %/Yr. compounded Complexity growth rate 2. AUTOMATIKUS FIZIKAI SZINTÉZIS 10,000 1, Productivity (K) Trans./Staff - Mo Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

29 Gyártás és tervezés Vertikális struktúra kialakítása: technológia Horizontális struktúra kialakítása: tervezés Időben és térben elkülönülnek A kettő közötti kapcsolatot az adott technológiához rendelt tervezési szabályok adják meg. Mindez a geometriai konstrukcióra vonatkozik. Az eszközműködésre vonatkozólag az eszközök modellparaméterei jelentik a kapcsolatot a tervezés és a gyártás között Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

30 Tervezés és gyártás Gyártósorok egyre drágábbak: milliárd $ nagyságrend egyre kevesebb IC gyártóhely Gyártástechnológiák egyre drágábbak maszkgyártás költsége mint egyre növekvő NRE KEVÉS HELYEN GYÁRTANAK SOK HELYEN TERVEZNEK waferless fab Magyarországon is, pl.: Silicon Labs (régen: Integration Hungary), Duolog Élesen szétválik a tervezés és a gyártás, de a tervezéshez is ismerni kell az eszközök működését Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

31 Költségcsökkentési módok Előre tervezettség pl. az ún. standard cellás tervezés (részletesen lásd később) Lényege: Előre megtervezett áramköri elemekkel dolgozunk. (Mind áramkör, mind layout szinten kész elemek.) Előre gyártás Extrém példa digitális áramkörökre: FPGA (Altera, Xilinx) FPGA = field programmable gate array felhasználó által programzoható összeköttetésű kapu mátrix. Minden megvan benne, a gyártás fix költségei nagyon nagy darabszám között oszlanak meg. Az egyedi áramkör fejlesztését csak a magasszintű HDL-en történő tervezés költsége terheli Ma egyre jobban terjedő megvalósítási mód Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

32 Költségcsökkentési módok MPW multi-project wafer egy szelet sok tervező áramköreinek együttes gyártása, tipikusan terv egy szeleten teljesen egyedi tervezés teljesen egyedi gyártás költségek (NRE-k) felé oszlanak prototípus gyártás / kis sorozatú gyártás (small volume production) Részleteket lásd később Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

33 IC tervezőrendszerek áttekintése Absztrakciós szintek Jellegzetes programeszközök Tervezés HDL-en lásd labor Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

34 Mikroelektronikai CAD elemei Szimulátor: Rendszer szimuláció Reprezentáció: Viselkedési leírás Specifikáció VHDL-ben vagy Verilog-ban Absztrakciós szint: Rendszer szintű tervezés Logikai szimuláció Szintézis Struktúrális leírás Logikai tervezés Sémaeditor időzítési paraméterek Áramkörszimuláció Layout generálás Layout leírás Tranzisztor szintű tervezés Layout editor eszközparaméterek tervezési szabályok Fizikai eszközszimuláció Technológiai szimuláció Optimalizálás Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

35 Tervezőrendszerek elemei Áramkörbevitel HDL (Verilog, VHDL) viselkedési leírás (Verilog, VHDL, SystemC) strukturális leírás (Verilog, VHDL) Grafikus megadás (strukturális) Szimuláció (minden absztrakciós szinten) rendszer, kapu szintű logikai, áramköri megjelenítő eszközök koncepcionális tervezés, fizikai tervek ellenőrzése Magas szintű szintézis Layout szintézis Minden absztrakciós szinten: a terv adott reprezentációja adatbázisok Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

36 Tervezőrendszerek elemei Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

37 Tervezőrendszerek elemei Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

38 Áramkörbevitel HDL-en Korábban számtalan in-house HDL egységesíteni kellett szabványok VHDL(Very high speed IC Hardware Description Language): az USA hadügyminisztéiuma (DoD) által meghatározott nyelv, ez lett az IEEE szabvány. Mindenfajta rendszer minden típusú leírására alkalmas Lehetséges absztrakciós szintek, ahol alkalmazható: Viselkedési (Behavioral): az algoritmus leírására Regiszter Átviteli Szint (Register Transfer Level, RTL): adatáramlás (data flow) leírására Szerkezeti (Structural) : kapuszintű leírás Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

39 A VHDL jellemzői Technológia független leírás Általánosan használható (generic), szerkezeti szinten környezettől, eszköz karakterisztikáktól független Jól olvasható (jól felkommentározva!) Egyed bejelentési (entity) és Építmény (architecture) részekből áll Egyed bejelentés: a név, a ki- és bemeneti kapuk, paraméterek megadása Építmény: A feladatkör és a fizikai paraméterek megadása benne a begin és end közötti utasításokat egyszerre (hardver!) kell végrehajtani, nem egymás után Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

40 Verilog, SystemC Verilog: a C nyelvből származtatott hardver leíró nyelv. A CADENCE tervező programozási nyelve Egyszerű, jól olvasható, legtöbb tervezőrendszer ismeri SYSTEM C: új, a C++ nyelven alapuló hardware leíró nyelv a hardware-software co-design szokásos nyelve valójában C++ osztályok gyűjteménye Szintézis lehetősége: 1. SystemC Verilog konverter 2. Verilog VHDL konverter 3. VHDL alapú szintézis program Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

41 Egyszerű példák VHDL Verilog Lásd: Verilog labor Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

42 Hardvertervezés HDL-en Olyan, mintha programoznánk DE: hardver lesz a végeredmény Pl. egy for (i=0, i<n, i++) jellegű ciklus azt jelenti, hogy a ciklusmagban hivatkozott hardverelemeket n-szer "rakjuk le" egymás után, pl. egy n-bites buszhoz kapcsolódva Lásd: Verilog labor Egy HDL-en tervezett (generikus) áramkörről még nem dőlt el, hogy hogyan fog elkészülni. A mapping eredménye: egyedi gyártású IC netlistája (ebből lesz a layout szintézis) FPGA (FPGA-ba tölthető kód szintetizálása) Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET

43 Példák profi CAD rendszerekre Mentor Graphics: ennek az elemeivel dolgoznak a laborban Mikroelektronika szakirányon: VLSI tervezési labor Cadence: Ezzel egy teljes IC tervezési folyamatát mutatjuk be a 6. laborban Szokásos platformok (Linux, Windows) Integrált áramkörök, IC tervezés 1 Poppe András, BME-EET