MIKROELEKTRONIKA, VIEEA306

Átírás

1 Budapesti Műszaki és Gazdaságtudományi Egyetem MIKROELEKTRONIKA, VIEEA306 MOS áramkörök: CMOS áramkörök, konstrukciós kérdések

2 Vizsgált absztrakciós szint RENDSZER (SYSTEM) + RÉSZEGYSÉG (MODULE) KAPU (GATE) ÁRAMKÖR (CIRCUIT) V in V out ESZKÖZ (DEVICE) G S n+ D n CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

3 A CMOS inverter V DD V DD V DD p BE KI BE=1 KI=0 BE=0 KI=1 n GND GND GND Állandósult állapotban a két tranzisztor közül mindig csak az egyik vezet, a másik lezárt CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

4 A CMOS inverter karakterisztikája 2 alapeset, a tápfeszültségtől és a tranzisztorok küszöbfeszültségétől függően Felső tranzisztor vezet Alsó tranzisztor vezet Felső tranzisztor vezet Alsó tranzisztor vezet V Tp V Tn U BE V Tn V Tp U BE 0 0 V DD 1. kis tápfeszültség: V DD < V Tn + V Tp egyszerre csak az egyik tranzisztor vezet V DD 2. nagyobb tápfeszültség V DD > V Tn + V Tp átkapcsoláskor egyszerre vezet mindkét tranzisztor CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

5 A CMOS inverter karakterisztikája 1. Kis tápfeszültség: V DD < V Tn + V Tp a karakterisztika: U = KI V DD határozatlan ha... V 0 ha... U Tn BE < U < - BE V DD VTp < Tn ha... U BE V < V - DD VTp UKI VDD VDD UKI határozatlan U BE A transzfer karakterisztika középső szakasza nagyon meredek, ez a CMOS inverter jellegzetes előnye. UBE VDD -VTp VTn VDD VTn VDD VDD -VTp CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

6 A CMOS inverter karakterisztikája 2. Nagy tápfeszültség: V DD > V Tn + V Tp Átkapcsoláskor? - "egymásba vezetés" Karakterisztika szerkesztése CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

7 A CMOS inverter Méretezés szimmetrikus működésre: Ha U BE =U K komparálási feszültség, a két tranzisztor árama 2 2 megegyezik: U GSn =U K U GSp =V DD -U K A komparálási feszültség a két tranzisztor áramállandójának az arányától függ. Ha a komparálási feszültséget a tápfeszültség felére szeretnék beállítani, és V Tn = V Tp, akkor K n =K p -t kell beállítani. W L P = K U K n W..2.5 L ( U K VTn) = K p ( VDD U K VTp V 2 mivel a lyukak mozgékonysága kb x kisebb n V + V n p μ XC CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET K X W = L DD Tp Tn n p = (lásd: Elektronika jegyzet) 1+ K A komparálási feszültség a W/L arányokkal változtatható / K K / K X ) ox

8 A CMOS inverter dinamikus kar. Kapcsolási idők számítása Mitől függenek? a kimenet áram-meghajtó képességétől a kimenetet terhelő kapacitástól Ha a két tranzisztor pontosan komplementer karakterisztikájú, a kapcsolási idők (fel- és lefutás) is egyformák lesznek (K n =K p és V Tn = V Tp ) CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

9 A kapacitások: Meghajtó fokozat tranzisztorainak belső kapacitásai Következő fokozat tranzisztorainak bemeneti kapacitásai Vezetékezés kapacitása M 2 C DB2 C G4 M 4 Vin V out1 V out2 C GD12 C w M 1 C DB1 C G3 M 3 intrinsic MOS transistor capacitances extrinsic MOS transistor (fanout) capacitances wiring (interconnect) capacitance CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

10 A kapacitások A belső kapacitásokat már érintettük: S-G G-D átlapolási kapacitások a csatorna kapacitása a pn átmenetek kapacitásai A vezetékezés kapacitása az összekötő vezetékek geometriájától függ (szélesség, hosszúság) a technológiai fejlődésével jelentősége egyre nő Lásd később CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

11 A CMOS inverter dinamikus kar. Kapcsolási idők számítása azonos kapcs. idők, integrálás a kapacitás szélső feszültség értékeire: VLM Ha I D K t ( VDD VT l = 2 ) V DD C I L D du V LM a terhelő kapacitás minimális feszültsége akkor t l = CL( V K( V DD DD V V LM 2 T ) ) Csökkenthető a tápfeszültség vagy W/L növelésével CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

12 A CMOS inverter fogyasztása Statikus fogyasztás nincs, mert nincs statikus áram Átkapcsoláskor van dinamikus fogyasztás, amely 2 részből áll: Egymásba vezetés: A bemenő jel felfutásának egy szakaszában mindkét tranzisztor egyszerre vezet, ha V Tn <U BE <V DD -V Tp Töltés-pumpálás: Jelváltásokkor a kimeneten lévő C L terhelést 1-re váltáskor a p tranzisztoron keresztül tápfeszültségre töltjük, majd 0-ra váltáskor az n tranzisztoron keresztül kisütjük. Töltést pumpálunk a tápból a föld felé CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

13 A CMOS inverter fogyasztása Egymásba vezetés: A bemenő jel felfutásának egy szakaszában mindkét tranzisztor egyszerre vezet, ha V Tn <U BE <V DD -V Tp I MAX = ( 2 V ) 2 K V DD / T I [10uA], U [V] I Vin Vout n 10.0n 20.0n 30.0n 40.0n time [sec] az átfolyó töltés: ΔQ = bt I UD MAX, ahol t UD az idő, amíg áram folyik, b egy konstans, ami az átkapcsoló jel alakjától függ. b P 2 = fδqvdd = fvddbtudk( VDD / 2 VT ) P ~ f V 3 DD CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

14 A CMOS inverter fogyasztása Töltéspumpálás: Jelváltásokkor a kimeneten lévő C L terhelést 1-re váltáskor a p tranzisztoron keresztül tápfeszültségre töltjük, majd 0-ra váltáskor az n tranzisztoron keresztül kisütjük. ΔQ = C V P cp =f C L V 2 DD L L A töltéspumpálás teljesítmény igénye arányos a frekvenciával és a tápfeszültség négyzetével. A teljes fogyasztás a 2 összege (ha egymásba vezetés is van), arányos a frekvenciával és a tápfeszültség 2. ill. 3. hatványával. DD CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

15 CMOS áramkörök fogyasztásának összetevői Dinamikus összetevők minden kapcsolási eseménykor egymásbavezetés, töltéspumpálás eseménysűrűséggel arányos órajel frekvencia az áramkör aktivitása Parazita jelenségek miatt további összetevők: küszöb alatti áramok pn-átmenetek szivárgási áramai leakage: ma már nagyon jelentős szivárgás a gate dielektrikumon keresztül CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

16 Konstrukciós kérdések CMOS kapuk szerkesztése Gyártás (poli-si gate-es technológia áttekintése) Layout CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

17 CMOS kapuk nmos kapcsolóhálózat szerkesztése: soros áramút: NAND kapcsolat párhuzamos áramút: NOR kapcsolat ezek kombinációja: komplex kapu Kapcsolók helyett nmos tranzisztorok Load helyett nmos áramkör duálisa: pmos hálózat CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

18 CMOS kapuk A CMOS inverterben mindkét tranzisztort vezéreljük. A kapuk esetében egy "felső" (pmos) ill. "alsó" (nmos) hálózat fog megjelenni, mindkét hálózat annyi tranzisztorból áll, ahány bemenete van a függvénynek. Azoknál a bemeneti kombinációknál, ahol a függvény értéke 0, az alsó hálózat rövidzár a kimenet és a föld között, míg a felső hálózat szakadás a kimenet és a táp között ha a függvény értéke 1, akkor az alsó hálózat szakadás, a felső hálózat rövidzár A p ill. n tranzisztorokkal duális hálózatokat kell megvalósítani Azonos bemenetek tranzisztorait össze kell kötni CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

19 CMOS kapuk NOR kapu NAND kapu Egy n bemenetű CMOS kapuhoz 2n db tranzisztorra van szükség (passzív terhelésű kapuknál csak n+1 kell) CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

20 Komplex CMOS kapuk szerkesztése duális topológia (hurokból vágat, vagatból hurok) duális alkatrészekkel: nmos helyett pmos azonos bemenetekhez tartozó tranzisztorok gate-jeit összekötni W/L arányok helyes méretezése U DD F = A + BC A U out B C CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

21 Vizsgált absztrakciós szint RENDSZER (SYSTEM) + RÉSZEGYSÉG (MODULE) KAPU (GATE) ÁRAMKÖR (CIRCUIT) V in V out ESZKÖZ (DEVICE) G S n+ D n CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

22 Egy kiürítéses inverter layout rajza S G D S G D Layout = az egymást követő maszkokon kialakítandó 2D-s alakzatok együttese Minden egyes maszkhoz színkódot rendelünk: aktív terület: poli-si: kontaktusok: fémezés: Maszk == layout sík (réteg) piros zöld fekete kék Hol van tranzisztor? Ahol adalékolt régió között csatorna lehet CHANNEL = ACTIVE AND POLY CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

23 Si-compilerek Logikai séma vagy magasszintű leírás Tranzisztor szintű kapcsolási rajz W/L adatokkal Pálcika diagramos layout Tényleges layout automatikus konverzió az egyes leírásmódok között HARDVERSZINTÉZIS 1. Viselkedési leírásból struktúrális 2. Struktúrális leírás implementációja adott technológiával: technology mapping Most a cél IC megvalósítás alapjait láttuk Lehet FPGA-ra is CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

24 CMOS inverter layout rajza U DD n zseb p + n - n + S D p-mos n + U out p zseb p - p + S D n-mos GND U in poli CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

25 Egyszerűsített layout: pálcika diagram (stick diagram) Vdd aktív zóna poli fém kontaktus In Out In 2/2 Out 2/2 GND W/L arányokat megadjuk CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

26 Layout primitívek: egyszerű alakzatok Aktív zóna (ablaknyitó maszk a vékony oxidon) Gate (poli-si mintázat maszkja) Kontaktusok (ablaknyitó maszk az oxidon) S/D kivezetések (fémezés mintázat maszkja) CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

27 Layout makrok - primitívekből nmos tranzisztor layout rajza: layout primitívek tényleges maszkoknak megfelelő rétegeken nmos tranzisztor layout rajza + körvonalrjaz + pinek G D nmos S nmos tranzisztor makro: G körvonalrajz, pinek rajza, feliratok: pszeudo rétegeken CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

28 Layout makrok - makrokból és primitívekből G G D nmos S D pmos S G G Kapu szintű layout CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

29 CMOS struktúra (inverter) n+ n+ p+ p+ n zseb p-si hordozó CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

30 CMOS struktúrák Többlet maszkok: n-zseb (vagy p-zseb, a szubsztrát típusától függően) p diffúzió (vagy n-diffúzió, a szubsztrát típusától függően) Több fémréteges CMOS: minden fémréteghez saját maszk, kontaktusok, viák Több poli réteg is lehetséges (analóg CMOS) Tipikus: maszk Bizonyos szabályok betartandók a gyárthatósághoz: tervezési szabályok a technológiából következnek, IC gyár adja CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

31 Egy CMOS áramkör layout részlete Csak 2 fém réteg INV NAND3 A layout jól visszafejthető: ellenőrzés, valós késleltetések CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

32 Modern vezetékezés CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

33 Példa: Intel 0.25 mikronos technológia 5 metal layers Ti/Al - Cu/Ti/TiN Polysilicon dielectric CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

34 Vezetékek kapacitásai Párhuzamos fegyverzetek: parallel plate capacitance H L W áramirány elektromos erővonalak t di dielektrikum (SiO 2 ) hordozó dielektromos állandó (SiO 2 => 3.9) C pp = (ε di /t di ) WL CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

35 Vezetékek kapacitásai szél kapacitás C wire = C pp + C fringe + C interwire = (ε di /t di )WL + (2πε di )/log(t di /H) + (ε di /t di )HL fringe vezetékek közötti interwire pp párhuzamos lemez H CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET

36 További hatások a vezetékeknél Ellenállás Elosztott paraméteres RC vonal Diffúziós egyenlet CMOS áramkörök, konstrukciós kérdések Poppe András, BME-EET