Rendszertervezés FPGA eszközökkel

Átírás

1 Rendszertervezés FPGA eszközökkel 1. előadás Programozható logikai eszközök Milotai Zsolt

2 Tartalom Bevezetés: alkalmazási lehetőségek Nem programozható és programozható eszközök összehasonlítása Programozható eszközök kronológiája FPGA-k felépítése, működése (ennek illusztrációja Xilinx Virtex-II architektúrán) Néhány FPGA család bemutatása Kitekintés hibrid és újgenerációs eszközökre 2

3 Bevezetés 3

4 Mikor tervezünk egyedi hardvert? Nagy számításigényű és / vagy speciális, időkritikus feladatot kell megoldanunk Az integráltságot szeretnénk növelni Manapság gyakori elvárások 4

5 Alkalmazás 5

6 Alkalmazási példa: autóipar 6

7 Alkalmazási példa: videofelügyelet 7

8 Alkalmazási példa: broadcast 8

9 Alkalmazási példa: LHC ALICE 540 párhuzamos detektor 2,7 Tb/s 120 db Xilinx Virtex-4 FX FPGA 9

10 Alkalmazási példa: űrkutatás Virtex-5VQ Rad-Hard eszközök 10

11 Nem programozható logikai eszközök vs. Programozható logikai eszközök 11

12 ASIC ASIC: Application-Specific Integrated Circuit Előnye: Nincsenek programozható összeköttetések Magas belső órajel Gyorsabb működés Nincs kihasználatlan terület Kisebb méret 12

13 ASIC ASIC: Application-Specific Integrated Circuit Hátránya: Nem programozható Hosszú fejlesztési idő Kisszéria esetén nagyon költséges 13

14 ASIC Design 14

15 PLD PLD: Programmable Logic Device Mit jelent a programozhatóság? SPLD: Simple PLD CPLD: Complex PLD 15

16 Programozható logikai eszközök kronológiája 16

17 PLD-k csoportosítása SPLD: Simple PLD PLA, FPLA PAL, GAL PLD CPLD: Complex PLD FPGA: Field-Programmable Gate Array 17

18 1970-es évek... 18

19 SPLD: PLA, FPLA PLA: Programmable Logic Array FPLA: Field Programmable Logic Array Ron Cline, SigneticsTM, 1975 ÉS-VAGY kapuhálózat 19

20 SPLD: PLA, FPLA Programozás kiégetéssel Előnyök: Rugalmas architektúra Tetszőleges kombinációs hálózat megvalósítására alkalmas Hátránya: Növekvő komplexitás Növekvő kapukésleltetési idők 20

21 SPLD: PAL PAL: Programmable Array Logic MMI, 1978 Előnye: Gyorsabb működés Hátránya: Kevésbé rugalmas 21

22 SPLD: GAL GAL: Generic Array Logic Lattice Semiconductor, 1985 Elektromosan törölhető és újraprogramozható 22

23 SPLD: PLD A CPLD előfutára Felépítése: PAL struktúra Minden VAGY kapu kimenetén dedikált flip-flop Kombinációs és szekvenciális hálózat is megvalósíthatóvá vált 23

24 CPLD: általános makrocella Alapkoncepció: több PLD blokk egy chipen Makrocella: PLD blokk 24

25 CPLD architektúra 25

26 CPLD példa: Xilinx CoolRunner-II Architektúra 26

27 CPLD példa: Xilinx CoolRunner-II Makrocella 27

28 FPGA Ross Freeman, Xilinx, 1985 Ross Freeman Bernie Vonderschmitt 28

29 FPGA: általános logikai cella LUT: Look-Up Table 29

30 FPGA architektúra 30

31 Néhány nagyobb gyártó FPGA családjai (Altera, Lattice, Xilinx) 31

32 Altera FPGA családok Cyclone Arria Low-cost megoldás Mid-range, SerDes célra Stratix High-end FPGA-k 32

33 Lattice FPGA családok LatticeXP LatticeSC Low-cost, Flash-alapú FPGA-k Mid-range, SerDes célra LatticeECP High-end FPGA-k 33

34 Xilinx FPGA családok Spartan (low-cost megoldások) Spartan-3 Spartan-3E Spartan-3A Spartan-3AN Flash-alapú Spartan-3A DSP Spartan-6 6-bites LUT 34

35 Xilinx FPGA családok Virtex (high-end) Virtex Virtex-E Virtex-E EM (Extended Memory) Virtex-II Virtex-II Pro Újdonság: hard CPU + SerDes Virtex-4 Virtex-5 35

36 Xilinx FPGA családok Virtex (high-end) Virtex-4-5Q Defense grade Virtex-4-5QV Space grade, radiation-tolerant 6-bites LUT Virtex-6 36

37 Xilinx Series-7 Artix-7 Kintex-7 Virtex-7 37

38 Xilinx Series-7 38

39 FPGA-k felépítésének részletesebb bemutatása Xilinx Virtex-II FPGA architektúrán 39

40 Xilinx terminológia Logic cell Slice LUT + flip-flop Logic cell + extra logika CLB: Configurable Logic Block meghatározott számú Slice-ból épül fel IOB: I/O Block DCM: Digital Clock Manager 40

41 Virtex-II architektúra 41

42 CLB: Configurable Logic Block 1 CLB-ben 4 Slice Local routing: a CLBben lévő slice-ok és a szomszédos CLB-k között 2 carry-továbbító lánc 42

43 Egyszerűsített Slice felépítés 2 LUT 2 carry-továbbító lánc 4 kimenet: 2 kombinációs 2 regiszter 43

44 Function Generator 4-bites Function Generator konfigurációi: LUT4: 4-bites LUT RAM16: 16-bites distributed RAM SRL16: 16-bites shift-regiszter 44

45 Virtex-II Slice 45

46 Virtex-II Slice (Top) 46

47 MAC a MULT_AND kapuval Multiply & Accumulate művelet 1 Slice-on belül 47

48 Globális órajel 16 globális órajel multiplexer Meghajthatja: bemeneti láb, DCM vagy local routing 48

49 IOB: I/O Block Különböző singleended logikai standardok (pl. LVTTL, LVCMOS) Differenciális jelátviteli standardok, mint pl. LVDS DCI (Digital Controlled Impedance) 49

50 Későbbi architektúrák újdonságai Virtex család: Virtex-II Pro Virtex-4 Virtex-5 Virtex-6 Virtex-7 Spartan család: Spartan-3 Spartan-6 50

51 Virtex-II Pro architektúra 51

52 Virtex-4 architektúra 52

53 Virtex-5 architektúra 53

54 Series-6 FPGA architektúrák 54

55 Series-6 FPGA architektúrák Továbbfejlesztett CLB-k 6bites LUT-okkal Fogyasztás jelentős csökkentése Rendszer monitorozás (hőmérséklet és feszültségek) Fejlettebb DSP slice-ok 55

56 Series-7 FPGA architektúrák 56

57 Spartan-3 család Költségkímélő megoldás Alapja a Virtex-II architektúra 57

58 Spartan-3E: CLB felépítés 58

59 Spartan-3E: Slice felépítés 59

60 Spartan-3E: Slice részlet (top) 60

61 Kitekintés 61

62 Hibrid eszközök FPSLIC: Field Programmable System Level Integrated Circuits Gyártó: Atmel AVR + FPGA egy chipben PSoC: Programmable System-on-Chip Gyártó: Cypress Semiconductor M8C kontroller + konfigurálható digitális és analóg blokkok 62

63 Újgenerációs eszközök FPOA: Field-Programmable Object Array Gyártó: MathStarTM Objektumok programozható összeköttetésekkel ALU Multiply Accumulator Register file Stb. Morpheus projekt Embedded FPGA + ARM926EJ-S + PACT XPP + DREAM 63

64 EPP (Extensible Processing Platform) Xilinx ZYNQTM (2011. március) Egy chipen: Dual ARM CortexTM-A9 MPCore 800 MHz) Xilinx Series-7 programozható logika Hard perifériák 64

65 EPP (Extensible Processing Platform) 65

66 Érdekesség FPAA: Field-Programmable Analog Array Konfigurálható analóg blokkokat (CAB) tartalmaz programozható összeköttetésekkel Az FPGA analóg társa 66

67 Befejezésül... Szakirodalom Állás / gyakornoki program 67

68 Xcell Journal 68

69 Dini Group 69

70 Dini Group La Jolla, California Tehetséges gyakornokokat is keresnek Mike Dini 70

71 Köszönöm a figyelmet! 71