Digitális áramkörök és rendszerek alkalmazása az űrben 3.

Átírás

1 Budapest Universit y of Technology and Economics Digitális áramkörök és rendszerek alkalmazása az űrben 3. Csurgai-Horváth László, BME-HVT 2016.

2 Fedélzeti adatgyűjtő az ESEO LMP kísérletéhez European Student Earth Orbiter LEO pálya, 6 hónapos misszió LMP Langmuir probe kísérlet - A plazma ion és elektronsűrűségét méri minta/sec, 8bit MByte/körülfordulás - Előfeszítő feszültséget is elő kell állítani

3 Egy egyszerű fedélzeti adatgyűjtő Tervezési fázis: Követelményrendszer Lehetőségek pálya tervezési idő élettartam költség számítási teljesítmény mérnöki / repülő modell tárolási kapacitás... A gyakorlati példa: ESEO LMP kísérlet Mikrokontroller alkalmazása 16 bites címzés, 8 bites adatbusz Átlagos (kicsi) memóriaigény Soros kommunikáció (CAN) Analóg ki/bemenetek

4 Blokkvázlat SW Kommunikáció BOOT ROM A/D Szintáttevő CAN busz CPU OPERATÍV RAM Analóg multiplexer 3.3/5V TÁROLÓ RAM D/A Oszcillátor Digital I/O Címdekóder Memóriatérkép FFF PROM 8000-FFFF Op. RAM FFF Tároló RAM FFF A/D FFF D/A A000-AFFF Digit. I/O...

5 CPU 80C31 (ESA PPL) Mérnöki/repülő példány Tokozás DIP/PLCC/QFP Kommersz verzió Philips Aerospace - MATRA HARRIS ( ~1/1000 árarány általában az űrminősítésű alkatrészeknél)

6 CPU alkalmazása kiegészítő áramkörök Reset Órajel-generátor Szintillesztők V 1 V 2 Memóriák kiválasztása: hozzáférési idők! Címdekóder Dekódolt címtartomány Címbitek Címdekóder PROM RAM1 RAM2 Eszköz engedélyezés A/D R/W D/A Szintillesztő

7 CPU alkalmazása - programmemória adat D0-7 vagy cím A0-7 Address to Valid instr in Programmemória olvasás 1 gépi ciklus: 12 órajel periódus ALE: 6 órajel periódusonként

8 CPU alkalmazása adatmemória olvasás Read L to valid data Adatmemória olvasás

9 CPU alkalmazása adatmemória írás WR pulse Width Adatmemória írás

10 Programmemória kezelése Power Reset Power SW Memóriatérkép 0-7FFF PROM Addr. BOOT PROM Data 8000-FFFF Operative RAM CPU OPERATIVE SRAM Címdekóder Power-up Reset OFF Másolás PROM -> SRAM Ugrás RAM címre PROM power OFF...

11 Memóriák: Boot PROM Mérnöki minta - könnyű fejlesztési mód - újraprogramozhatóság - strukturális azonosság a repülő modellel Repülő modell - megbízhatóság - ESA PPL - BIPOLAR PROM EEPROM 28C256 32k*8, 150 ns (Atmel) R k*8, 95 ns (Raytheon) Címdekóder bonyolultabb, mint a mérnöki modellben

12 Memóriák: program / adat RAM Mérnöki minta - áramköri azonosság a repülő modellel CMOS SRAM Repülő modell - megbízhatóság - ESA PPL Radiation Insensitive CMOS BS62LV256 32k*8, 150 ns read time (BSI) HC k*8, 20ns (Honeywell)

13 A/D konverter Mérnöki minta Repülő példány AD7822 (Analog Devices) 8 bit, 420 ns, 24 mw, processzor busz AD670S (Analog Devices) 8 bit, 10 μs, 450 mw!! nincs beépített S/H

14 D/A konverterek / 1 Repülő példány Mérnöki minta DAC08S (Analog Devices) 8 bit, 85 ns, 33 mw külső referenciaforrás szükséges! AD7224 (Analog Devices) 8 bit, 20 μs, 35 mw, processzor busz

15 D/A konverterek / 2 Mérnöki minta Repülő példány AD7846 (Analog Devices) 16 bit, 6 μs, 100 mw, processzor busz AD768S (Analog Devices) 16 bit, 35 ns, 465 mw

16 Programozható logika alkalmazása 1. FPGA: Field Programmable Gate Array, egy univerzális, a felhasználó által tervezhető és (újra)programozható logikai áramkör Xilinx, Altera, Lattice, Microsemi (Actel) SE/Diff I/O Clock JTAG RadTolerant, RadHard kivitelben is Flash vagy antifuse technológia Logikai erőforrások Logikai cellák Blokkok: memória processzor perifériák DSP Nem logikai erőforrások huzalozás órajel elosztó hálózat PLL analóg áramkörök RT ProASIC3 VersaTile: 1.) three-input logic 2.)D-flip-flop 3.) latch

17 Programozható logika alkalmazása 2. SEU mentes, 25~55 krad / 10-15% késleltetés-növekedés újraprogramozható

18 Programozható logika alkalmazása 3. RTAX: radiation-tolerant (300 krad), antifuse-based >350 MHz system performance SEU hardened flip-flop TMR helyett SEL mentes RT ProASIC3: reprogrammable, nonvolatile, radiation-tolerant, flashbased <= 350 MHz operation RTSX-SU: radiation-tolerant (100 krad), antifuse-based 250 MHz system performance SEU hardened flip-flop TMR helyett SEL mentes

19 Programozható logika alkalmazása 4. Libero IDE Libero SoC (Electronic Design Automation) 1.)SmartDesign 2.)testbench+ModelSim (HDL-> gate level netlist) 3.) Synplify (generate EDIF Electronic Design Interchange Format) 4.) Designer, ModelSim USB JTAG Rózsa S., 2010.

20 Az ESEO LMP kísérletének adatgyűjtője ACTEL FPGA 8051s IP core UART IP core CAN controller IP core 32 kbyte EEPROM 32 kbyte SRAM 16 bit DAC 8 bit DAC 8 bit ADC / 16 ch. USB test ports

21 CPU megvalósítás FPGA-ban Actel A3P400 FPGA (mérnöki modell) system gate - PQFP 208 beágyazott 8051 core - GPIO - Watchdog - UART -RT3PE600L - (radiation tolerant) - újraprogramozható system gate (ACTEL)

22 Az ESEO LMP kísérlet adatgyűjtőjének az FPGA-ja: (ChipPlanner view)

23 ESEO-PDU: Power Distribution Unit

24 Köszönöm a figyelmet!

25 Az anyaghoz kapcsolódó kérdések: Milyen fajta speciális környezeti igénybevétel típusokat kell figyelembe venni egy digitális áramkör űrbeli alkalmazása esetén? Mondjon legalább 2-2 példát űrben alkalmazható ill. nem alkalmazható áramkör típusra! A világűrben jelenlévő sugárzás milyen típusú hibákat okozhat digitális áramkörökben? Adjon megoldási javaslatot ezek kiküszöbölésére! Sorolja fel egy űreszköz fedélzeti számítógépének legfontosabb feladatait! Mire szolgál a telekommand rendszer? Mit neveznek telemetriának egy űreszköz esetében? Rajzoljon fel egy egyszerű telemetria formátumot! Hogyan/milyen eszközben tárolják egy űreszköz fedélzeti számítógépének működtető programját, és milyen elveket célszerű követni a software megírása során? Milyen feladatai vannak a központi mérés-adatgyűjtő rendszernek? Rajzolja le, hogyan lehet egy melegtartalékolt rendszerben összegezni a Main és Redundant digitális egységek egy ki- illetve bemenetét! Hogyan működik a TMR logika és milyen típusú hibák elleni védekezésre használják? Az űrtechnológiában miért alkalmaznak inkább antifuse alapú FPGA technológiát az SRAM alapúval szemben?