Digitális áramkörök és rendszerek alkalmazása az űrben 2.

Méret: px

Mutatás kezdődik a ... oldaltól:

Download "Digitális áramkörök és rendszerek alkalmazása az űrben 2."

Gergő Török
5 évvel ezelőtt
Látták:

1 Budapest Universit y of 1/27 Technology and Economics Digitális áramkörök és rendszerek alkalmazása az űrben 2. Csurgai-Horváth László, BME-HVT 2018

2 A fedélzeti számítógép - méretek Pikoműholdak... nagy műholdak ~1000 kg Miniatűr műholdak: CubeSat: ESEO: ACTIVE (1989): < 500 kg 1 kg, 10*10*10 cm ~40kg, 33*33*63 cm 1570 kg

3 Blokkvázlat CPU ROM/SUROM RAM EEPROM Watchdog Órajel Fedélzeti idő Housekeeping data Analóg adatgyűjtő Parancs interface a kísérletek felé RS422, LVDS, CAN, speciális Telemetria, földi parancsok buszrendszer Energiaellátás

4 A mikroprocesszoros fedélzeti számítógép és adatgyűjtő (ODCS, es évek) CPU A/D Interface Communication Motherboard

5 Jelátvitel modulok között Legtöbbször valamilyen soros adatátvitelt használnak USART, RS-232 RS-422 RS-485 LVDS CAN-busz SpaceWire Egyvezetékes (single ended) Differenciális

6 Zavarmentes digitális jelátvitel Digitális interface, adó Digitális interface, vevő jel 1 2 1k k zaj 200 LM k k

adat/differenciális strobe jelek) 2-200 Mbit/s Kétirányú, full

7 SpaceWire (ECSS-E50-12A standard) Fedélzeti eszközök közötti kommunikáció - kompatibilitás Soros adatátvitel (differenciális adat/differenciális strobe jelek) Mbit/s Kétirányú, full duplex FPGA-ban implementálható ( gate) csomag alapú adatátvitel hibatűrő

8 Telekommand (Föld-műhold) Telemetria (műhold-föld)

9 Parancs és telemetria-formátum Frame (keret) struktúra alkalmazása: Szinkronizáció Eszközcím Parancs/ Status Adat Hibajavító /detektáló kód Az ODCS (Onboard Data Collection System) frame felépítése: Major frame (512 byte) Subframe 1 Subframe 2 Subframe 3 3 byte frame synchron / 4 byte housekeeping / 121 byte data Digitális és analóg adatgyűjtők kimenetei Subframe 4

10 A fedélzeti adatgyűjtő Egyszerűbb esetben központi mérés-adatgyűjtő számítógép használható Szoros a kapcsolata a telemetria rendszerrel A mérés-adatgyűjtő rendszer főbb funkciói: digitális adatok gyűjtése analóg adatok gyűjtése interface felület biztosítása a kísérletek felé szintillesztés kommunikáció a fedélzeti számítógéppel

RHF1201 300 krad, 12 bit, 50 Msps/100 mw, CMOS differenciális

11 RHF krad, 12 bit, 50 Msps/100 mw, CMOS differenciális analóg bemenet ref. feszültség digitális kimenet (STMicroelectronics)

12 AD7892, 12 bit, 600 ksps/60 mw LC 2 MOS ~20 krad (Rosetta) belső ref. többféle bemeneti mód digitális kimenet low power mode

13 PC104??? (forrás:

14 PC104??? Stack system Data acquisition (forrás:

15 Fedélzeti adatgyűjtő az ESEO LMP kísérletéhez European Student Earth Orbiter LEO pálya, 6 hónapos misszió LMP Langmuir probe kísérlet - A plazma ion és elektronsűrűségét méri minta/sec, 8bit MByte/körülfordulás - Előfeszítő feszültséget is elő kell állítani

16 Egy egyszerű fedélzeti adatgyűjtő Tervezési fázis: Követelményrendszer Lehetőségek pálya tervezési idő élettartam költség számítási teljesítmény mérnöki / repülő modell tárolási kapacitás... A gyakorlati példa: ESEO LMP kísérlet Mikrokontroller alkalmazása 16 bites címzés, 8 bites adatbusz Átlagos (kicsi) memóriaigény Soros kommunikáció (CAN) Analóg ki/bemenetek

17 Blokkvázlat SW Kommunikáció BOOT ROM A/D Szintáttevő CAN busz CPU OPERATÍV RAM Analóg multiplexer 3.3/5V TÁROLÓ RAM D/A Oszcillátor Digital I/O Címdekóder Memóriatérkép FFF PROM 8000-FFFF Op. RAM FFF Tároló RAM FFF A/D FFF D/A A000-AFFF Digit. I/O...

18 CPU 80C31 (ESA PPL) Mérnöki/repülő példány Tokozás DIP/PLCC/QFP Kommersz verzió Philips Aerospace - MATRA HARRIS ( ~1/1000 árarány általában az űrminősítésű alkatrészeknél)

19 Programmemória kezelése Power Reset Power SW Memóriatérkép 0-7FFF PROM Addr. BOOT PROM Data 8000-FFFF Operative RAM CPU OPERATIVE SRAM Címdekóder Power-up Reset OFF Másolás PROM -> SRAM Ugrás RAM címre PROM power OFF...

20 Memóriák: Boot PROM Mérnöki minta - könnyű fejlesztési mód - újraprogramozhatóság - strukturális azonosság a repülő modellel Repülő modell - megbízhatóság - ESA PPL - BIPOLAR PROM EEPROM 28C256 32k*8, 150 ns (Atmel) R k*8, 95 ns (Raytheon) Címdekóder bonyolultabb, mint a mérnöki modellben

21 Memóriák: program / adat RAM Mérnöki minta - áramköri azonosság a repülő modellel CMOS SRAM Repülő modell - megbízhatóság - ESA PPL Radiation Insensitive CMOS BS62LV256 32k*8, 150 ns read time (BSI) HC k*8, 20ns (Honeywell)

22 A/D konverter Mérnöki minta Repülő példány AD7822 (Analog Devices) 8 bit, 420 ns, 24 mw, processzor busz AD670S (Analog Devices) 8 bit, 10 μs, 450 mw!! nincs beépített S/H

23 D/A konverterek Repülő példány Mérnöki minta DAC08S (Analog Devices) 8 bit, 85 ns, 33 mw külső referenciaforrás szükséges! AD7224 (Analog Devices) 8 bit, 20 μs, 35 mw, processzor busz

24 Programozható logika alkalmazása 1. FPGA: Field Programmable Gate Array, egy univerzális, a felhasználó által tervezhető és (újra)programozható logikai áramkör Xilinx, Altera, Lattice, Microsemi (Actel) RT ProASIC3 SE/Diff I/O Clock JTAG RadTolerant, RadHard kivitelben is Flash vagy antifuse technológia Logikai erőforrások Logikai cellák Blokkok: memória processzor perifériák DSP Nem logikai erőforrások huzalozás órajel elosztó hálózat PLL analóg áramkörök VersaTile: 1.) three-input logic 2.)D-flip-flop 3.) latch

25 Programozható logika alkalmazása 2. SEU mentes, 25~55 krad / 10-15% késleltetés-növekedés újraprogramozható TMR kialakítható

26 Programozható logika alkalmazása 3. RTAX: radiation-tolerant (300 krad), antifuse-based >350 MHz system performance SEU hardened flip-flop TMR helyett SEL mentes RT ProASIC3: reprogrammable, nonvolatile, radiation-tolerant, flashbased <= 350 MHz operation RTSX-SU: radiation-tolerant (100 krad), antifuse-based 250 MHz system performance SEU hardened flip-flop TMR helyett SEL mentes

)SmartDesign 2.)testbench+ModelSim (HDL-> gate level netlist) 3.

27 Programozható logika alkalmazása 4. Libero IDE Libero SoC (Electronic Design Automation) 1.)SmartDesign 2.)testbench+ModelSim (HDL-> gate level netlist) 3.) Synplify (generate EDIF Electronic Design Interchange Format) 4.) Designer, ModelSim USB JTAG Rózsa S., 2010.

28 Az ESEO LMP kísérletének adatgyűjtője ACTEL FPGA 8051s IP core UART IP core CAN controller IP core 32 kbyte EEPROM 32 kbyte SRAM 16 bit DAC 8 bit DAC 8 bit ADC / 16 ch. USB test ports

CPU megvalósítás FPGA-ban Actel A3P400 FPGA (mérnöki modell) - 400.

29 CPU megvalósítás FPGA-ban Actel A3P400 FPGA (mérnöki modell) system gate - PQFP 208 beágyazott 8051 core - GPIO - Watchdog - UART -RT3PE600L - (radiation tolerant) - újraprogramozható system gate (ACTEL)

30 Az ESEO LMP kísérlet adatgyűjtőjének az FPGA-ja: (ChipPlanner view)

31 Az anyaghoz kapcsolódó kérdések: Milyen fajta speciális környezeti igénybevétel típusokat kell figyelembe venni egy digitális áramkör űrbeli alkalmazása esetén? Mondjon legalább 2-2 példát űrben alkalmazható ill. nem alkalmazható áramkör típusra! A világűrben jelenlévő sugárzás milyen típusú hibákat okozhat digitális áramkörökben? Adjon megoldási javaslatot ezek kiküszöbölésére! Sorolja fel egy űreszköz fedélzeti számítógépének legfontosabb feladatait! Mire szolgál a telekommand rendszer? Mit neveznek telemetriának egy űreszköz esetében? Rajzoljon fel egy egyszerű telemetria formátumot! Hogyan/milyen eszközben tárolják egy űreszköz fedélzeti számítógépének működtető programját, és milyen elveket célszerű követni a software megírása során? Milyen feladatai vannak a központi mérés-adatgyűjtő rendszernek? Hogyan működik a TMR logika és milyen típusú hibák elleni védekezésre használják? Az űrtechnológiában miért alkalmaznak inkább antifuse alapú FPGA technológiát az SRAM alapúval szemben?

Hasonló dokumentumok

Digitális áramkörök és rendszerek alkalmazása az űrben 3.

Budapest Universit y of Technology and Economics Digitális áramkörök és rendszerek alkalmazása az űrben 3. Csurgai-Horváth László, BME-HVT 2016. Fedélzeti adatgyűjtő az ESEO LMP kísérletéhez European Student