Digitális Rendszerek és Számítógép Architektúrák (VEMKKN3214A)
|
|
- Alfréd Tamás
- 7 évvel ezelőtt
- Látták:
Átírás
1 PANNON EGYETEM, Veszprém Villamosmérnöki és Információs Rendszerek Tanszék Digitális Rendszerek és Számítógép Architektúrák (VEMKKN3214A) 5. előadás: Vezérlő egységek: huzalozott, mikroprogramozott módszerek Előadó: Dr. Vörösházi Zsolt
2 Jegyzetek, segédanyagok: Könyvfejezetek: Oktatás Tantárgyak Digitális Rendszerek és Számítógép Architektúrák (Nappali) (chapter05.pdf) FPGA-s rész fóliákon Fóliák, óravázlatok.ppt (.pdf) Feltöltésük folyamatosan 2
3 Vezérlő egységek általánosan A számítógép vezérlési funkcióit ellátó szekvenciális egység. Feladata: az operatív tárban lévő gépi kódú utasítások értelmezése, részműveletekre bontása, és a szekvenciális (sorrendi) hálózat egyes funkcionális részeinek vezérlése (vezérlőjel- és cím-generálás) Vezérlő egység tervezési lépései: megfelelő technológia, és rendszerkomponensek kiválasztása komponensek összekapcsolása a működési sorrendnek megfelelően RTL leírás alkalmazása az akciók ill. adatátvitel pontos leírására adatút (data-path) megtervezése (legfontosabb!) kívánt vezérlő jelek azonosítása, meghatározása 3
4 Adatút (Data-path) tervezés szempontjai Gazdaságosság (költség) Interfész szükséglet (protokollok) Sebesség (S) Felület (A) Energia (disszipált teljesítmény) (P, D) Dinamikai tartomány (számrendszerek) Rugalmasság (többcélúság) Kezelhetőség (probléma, hiba során) Környezet (pl. ipari v. irodai használat?) 4
5 Vezérlő egységek fajtái: I. Huzalozott (klasszikus) módszerek (pl. korábban RISC architektúrák): Mealy-modell, Moore-modell (Példa: FIR szűrő tervezése FSM állapotgép segítségével). Multiplexeres / késleltetéses / Shift-regiszteres megvalósítások II. Mikroprogramozott ( reguláris vezérlési szerkezettel pl. CISC architektúrák): Horizontális mikrokódos vezérlő, Vertikális mikrokódos vezérlő. III. Programozható logikai eszközök (PLD): Maszk-programozható: PLA, PAL, PROM, CPLD, Újrakonfigurálható (szoftveresen): FPGA 5
6 Ismétlés:Kombinációs hálózatok (K.H.) Kombinációs logikai hálózatról beszélünk: ha a mindenkori kimeneti kombinációk értéke csupán a bemeneti kombinációk pillanatnyi értékétől függ (tároló kapacitás, vagy memória nélküli hálózatok). Inputs Combinational Logic Outputs 6
7 Sorrendi hálózatok: (S.H.) Sorrendi (szekvenciális) logikai hálózatról beszélünk: ha a mindenkori kimeneti kombinációt, nemcsak a pillanatnyi bemeneti kombinációk, hanem a korábban fennállt bementi kombinációk és azok sorrendje is befolyásolja. (A szekunder /másodlagos kombinációk segítségével az ilyen hálózatok képessé válnak arra, hogy az ugyanolyan bemeneti kombinációkhoz más-más kimeneti kombinációt szolgáltassanak, attól függően, hogy a bemeneti kombináció fellépésekor, milyen értékű a szekunder kombináció, pl. a State Register tartalma) Vezérlő egységek alapjául szolgáló sorrendi hálózat! Inputs Combinational Logic Outputs State reg 7
8 Időzítő vezérlő egység: Az időzítő (ütemező) határozza meg a vezérlő jelek előállításának sorrendjét. Egy időzítő-vezérlő egység általános feladata az egyes funkciók megvalósítását végző áramköri elemek (pl. ALU, memória elemek) összehangolt működésének biztosítása. Az időzítő-vezérlő áramkörök szekvenciális rendszerek mivel az áramköri egységek tevékenységének egymáshoz viszonyított időbeli sorrendiségét biztosítják melyek az aktuális kimenet értékét a bemenet, és az állapotok függvényében határozzák meg. 8
9 Az időzítő-vezérlő lehet: huzalozott: áramkörökkel, dedikált összeköttetésekkel fizikailag megvalósított (Mealy, Moore, MUX-os modellek alapján, illetve programozható PLD-k), vagy Pl: korai RISC architektúrák mikroprogramozott: az adatútvonal (data-path) vezérlési pontjait Memóriából (ROM) kiolvasott vertikális- vagy horizontális-mikrokódú utasításokkal állítják be. Pl: CISC architektúrák 9
10 I. Klasszikus vezérlési módszerek: Huzalozott vezérlő egységek 10
11 1.) Mealy-modell A sorrendi hálózatok egyik alapmodellje. Késleltetés: a kimeneten az eredmény véges időn belül jelenik meg! Korábbi értékek visszacsatolódnak a bemenetre: kimenetek nemcsak a bemenetek pillanatnyi értékétől, hanem a korábbi állapotoktól is függenek. Problémák merülhetnek fel az állapotok és bemenetek közötti szinkronizáció hiánya miatt (változó hosszúságú kimenetet - dekódolás). Ezért alkalmazzuk legtöbb esetben a második, Moore-féle automata modellt. Három halmaza van: (Visszacsatolni az állapotregisztert a késleltetés miatt kell) X a bemenetek, Z a kimenetek, Y az állapotok halmaza. Két leképezési szabály a halmazok között: δ(xn,yn) Yn+1 : következő állapot fgv. µ(xn,yn) Zn : kimeneti fgv. X1 X2 X3 Xn Y(n) Combinational Logic Y(n+1) Z1 Z2 Z3 Zn State Reg. 11
12 2.) Moore-modell A kimenetek közvetlenül csak a pillanatnyi állapottól függenek (bemenettől függetlenek v. közvetve függenek). Tehát a kimenetet nem a bemenetekhez, hanem az állapotoknak megfelelően szinkronizáljuk. Három halmaza van: X a bemenetek, Z a kimenetek, Y az állapotok halmaza. Két leképezési szabályok δ(xn,yn) Yn+1 : köv. állapot fgv. µ(yn) Zn : kimeneti fgv. Input Next-State Present-State Output X1 X2 X3 Combinational Logic Y(n+1) Y(n) Decode State Reg. Logic Z1 Z2 Z3 Xn Zn Y(n) 12
13 Vezérlő egység tervezési feladat: Adatút (data-path) tervezése FIR szűrőhöz 13
14 Adatút tervezés - FIR szűrő FIR = Finite Impulse Response szűrővel egy digitális rendszerben könnyen kiszámíthatók pl. skaláris/ belső szorzat, mátrixműveletek stb. Alkalmazzák a digitális jelfeldolgozásban (DSP) áteresztő szűrőknél. Feladat: tervezzünk egy FIR szűrőt, amely 25 együtthatót képes kezelni, és a kimenetét képező eredményt a következő egyenlettel kapjuk meg: 24 = i i= 0 output S C ahol Si a bemeneti adatfolyam i. mintája, ill. Ci az i. konstans értéke. A/D konverterrel állítja elő a mintákat, ill. D/A konverterrel alakítja vissza analóg jellé, további feldolgozás szempontjából elfogadható formába. Minden egyes mintát meg kell szorozni a neki megfelelő együtthatóval (koefficiens), majd a szorzatokat össze kell adni. Egyenként 25 mintát veszünk késleltetve, (elvileg 25 különböző szorzó áramkör kellene). De ezt a feladatot a MAC egység látja el. i 14
15 Példa: FIR szűrő - feldolgozás MAC: [ ] [ ] = = Y n C S C S n i i i i i= 0 i= 0 Multiply & Accumul ate (1 clk) 15
16 Példa: FIR szűrő felépítése lmac: (Multiplier/Accelerator): a szorzást, és az összeadást egy órajel ciklusban képes elvégezni. Három regiszterből áll: két bemeneti (X és Y) és egy kimeneti regiszterből (P). Együttható-memória (Coefficient memory): C_MEM tárolja a Ci konstansok értékeit. Ez egy kisméretű PROM memória. Együttható-memória címregiszter: (C_ADR) egy számláló, amely a aktuális együtthatót azonosítja. 0-ról indul minden egyes iterációkor, és a felhasznált együtthatók címei egyesével inkrementálódnak. Minta-memória (S_MEM): az éppen aktuális és az azt megelőző 24 mintát tároljuk el. Egy RAM, amely 32 értékéből csak 25-t használ. Minta-memória címregiszter: (S_ADR++) Ez egy számláló, amely az aktuális minta címét inicializálja, mindig egyel inkrementálódik, ezáltal a (sorrendben) lévő minták címére mutat (azonosítja) Kezdeti minta címregiszter (I_ADR--): ez a regiszter azonosítja az algoritmus kezdőpontját mindenegyes átmenetnél/pass (aktuális iteráció kezdőcíme mindig 1-el kevesebb lesz) A/D konverter: (ADIN) Minden iterációban ezen az egységen keresztül kapjuk az új adatot. D/A konverter: (DAOUT) A kimeneti regiszterből kapja az adatot, és analóg jellé alakítja, a további feldolgozás számára elfogadható formában. Kimeneti regiszter: (OUT) MAC-ből jövő értéket tárolja és a D/A konverternek továbbítja. 16
17 Példa: FIR szűrő blokkszintű felépítése 17
18 Koefficiens- és minta-adat tárolása Mindkettő C_MEM, S_MEM is 32 elemű tárolók Első betöltött minta után: C_ADDR++ (0 24) S_ADR++ (0- ) Szimultán! S_ADR++ I_ADR-- (31- ) dekrementálása! 18
19 Koefficiens és adat tárolás (folyt) 33 betöltött minta után: Felülírta a 0 th sample-t (31,30,,0) 40 betöltött minta után: Kimenetre mindig az N=25 legutolsó érték kerül! 16 th Sample A 25 legutolsó minta mindenegyes iterációban sorrendben, de a RAM különböző területén tárolódik el. 19
20 FIR - RTL leírása Várakozik..., új adat érkezéséig Szimultán betöltés és dekrementálás Első minta (X) és első koefficiens (Y) betöltése a MAC bemenetére Szorzat (P) számításával egyidejűleg új mintát (X) és új koefficienst (Y) töltünk be Iterációs ciklus, amíg not Done, tehát nem érjük el az utolsó mintát! 20
21 RTL leírásnak megfelelő előzetes állapotdiagram Vezérlési szekció: adatátvitel nem azonnal, hanem véges idő alatt megy végbe! Ezt a tervezőnek kezelnie kell tudni (előzetes diagramm). RTL leírásból képzett diagramnak lehetnek még üres állapotai is, azonban később az optimalizálás, véglegesítés során ezek kiesnek egyszerűsödnek! Üres állapotok csak ütemezési célból vannak még benne 21
22 FIR szűrő részletes adatút blokkdiagramja Végleges adatút diagramm: RTL leírás + előzetes diagramm alapján kapjuk! Itt már a vezérlő jelek is fel vannak tüntetve! További tervezői feladatunk lesz ezeknek a vezérlőjeleknek a megfelelő ütemben való generálása! 22
23 Vezérlő egység tervezése egyszerű állapotgép (FSM) segítségével FIR szűrőhöz 23
24 Tervezői feladatok (FIR szűrő): Eddig rendelkezésre áll: RTL leírás, Előzetes és részletes blokk diagram Most: a vezérlési rész tervezése következhet 1.) Vezérlő jelek beállítása (assertion levels) 2.) Mapping (hozzárendelés): a Moore modellt vesszük alapul, amelyhez a Véges Állapotú Automatát (FSM) próbáljuk illeszteni / hozzárendelni. 24
25 Példa: Állapot diagram Gráf reprezentáció: (DFG: Adat-folyam gráf) és CFG: Vezérlés-folyam gráf Állapot Állapot-átmenet 25
26 1.) FIR szűrő részletes FSM állapot diagrammja State 0 State 2 SET-RESET FF-kal: Set S_ADR_LD (State0) Reset / Clear S_ADR_LD (State2) Reset ACC_L (State2) Set ACC_L (State4) State 5 Vezérlés folyam: State 0,,State 6 State 6 26
27 2.) Mapping : FIR szűrő vezérlőjének multiplexeres megvalósítása Present State Reg: aktuális állapotot tárolja Next State Logic: következő állapot kiválasztása a bemenetek, és a visszacsatolt állapotoktól függően (multiplexerek!) Output Logic: az aktuális állapot dekódolt formája kerül a kimenetekre (vezérlőjel generálás) 27
28 FIR szűrő vezérlőjének multiplexeres megvalósítása MUX2 MUX1 Reg. Decode Logic MUX0 control lines inputs Next State logic Present State Reg. Decode logic 28
29 FIR szűrő vezérlőjének multiplexeres megvalósítása További két input signal DATA-H: A/D felől új feldolgozandó adat érkezett (flag) DONE-H: szükséges számú iteráció végrehajtódott FIR szűrő részletes FSM állapotdiagram alapján kapjuk a táblázatot! 29
30 FSM vezérlőjelei DATA-H DONE-H (2^5=32) komparátor 30
31 FSM vezérlő egységének Next-State és Present-State logikája (blokk diagramm) MUX2 MUX1 Decode logic felé 8-bites Reg. MUX0 Next-State Present- State 31
32 Present-State logikai áramkörei 32
33 Szekvenciális vezérlő rendszerek egyedi késleltetéses módszer 33
34 Szekvenciális vezérlő rendszerek Ahelyett mint azt az állapotgépnél (FSM) láthattuk hogy egyetlen regiszter tömbben tárolnánk a rendszer állapotait, ebben az esetben külön regisztereket definiálunk egy egyszerű számítógép (egycímű gép) blokkdiagramját felhasználva. Regiszter-transzfer műveletek sora mutatja be ennek a késleltetéses vezérlő rendszernek a működését. 34
35 Egyszerű számítógép (egycímű gép) részletes blokkdiagramja (vezérlő jelekkel) Példa: 3 egyszerű utasítás ADD SUB AND 35
36 Példa: Egycímű gép vezérlési funkciója Mivel példaként három egyszerű kétoperandusú utasítást (AND, ill ADD, SUB) akarunk végrehajtani egy egycímű gépen, ezért a második operandus értékét az ACC-ből kell betölteni! Ehhez az ALU néhány alapvető funkciója: Késleltetések! T REG = 40ns T MEM = 200ns ALU_FUN OUT function 0 0 bitenkénti AND (A_In, B_In) [40 ns] 0 1 bitenkénti OR (A_In, B_In) [40 ns] 1 0 inverz NOT (B_In) [40 ns] 1 1 bináris ADD (A_In, B_In) [80 ns] 36
37 Három utasítás RTL leírása 37 2 s Comp
38 Három utasítás késleltetéses folyamat ábrája (delay flowchart) Utasítás Fetch: Mindhárom utasítás esetében ugyanaz. 38
39 (folyt.) 2 s Complement 39
40 Pl: SUB művelethez tartozó időzítési diagram 40
41 Egyszerű számítógép vezérléséhez szükséges késleltető elemek 41
42 Szekvenciális vezérlő rendszerek tervezése Shift-regiszteres időzítővel 42
43 Vezérlő Shift-regiszteres időzítővel Ez a megvalósítás az egyedi késleltetéses módszerhez nagyban hasonlít, ugyanis: Adatút-diagrammot használunk a vezérlőjelek azonosítására, Folyamat-diagrammot a regiszter-transzferek (RTL) ábrázolására, míg Idő-diagrammot a vezérlőjelek kölcsönhatásának leírására. Három 8-bites Shift-regiszter segítségével generálja az impulzusokat (közvetve a vezérlő jeleket is). 43
44 Sorrendi vezérlő egységek megvalósítása Shift-regiszterekkel SR-FlipFlop Vezérlő impulzusok Katalógus: 164 = SN74LS164: 8-bit parallel-out serial-in shift register 44
45 74ALS164 8-bites serial in/paralel out shift regiszter Dsa / Dsb: két adatbemenet (egyiket lehet engedélyezőnek is definiálni) Qn: adatkimenetek CP: clock pulse MR: low master-reset Több 74ALS164-et összekötve szinkron shift reg. kapunk 45
46 1. módszer: Nem-átlapoló impulzusok Inicializáláskor a kívánt impulzus előállítását a START_PULSE_L beállításával érhetjük el, amelyet a teljes folyamat végéig L alacsony-aktív szinten tartunk. A következő órajelciklusban a PULSE_0-H jel állítódik be magas jelszintre rövid 40 ns-os impulzus ideig. A STOP_PULSE-L vezérlőjelet a PULSE_0-H jel negálásával kapjuk meg (abban az esetben, ha egy ciklus, azaz 40ns ideig tart). Az órajel minden egyes felfutó élére shiftelődik az impulzus. Ekkor nem lapolódnak át, mivel egymás utáni 40ns os részekből állnak össze, és a megfelelő PULSE_XX kimeneti vezérlőjelek OR kapcsolatából képződnek. 46
47 2. módszer: Átlapoló impulzusok Bizonyos esetekben azonban nem kívánt impulzushibák ún. tüskék (glitch) keletkezhetnek (pl. ha az egyik jel alacsony szinten marad, a másik viszont magas jelszintre vált). Ezeket a nem megfelelő jelváltásokat vagy SET-RESET flip-flopok használatával küszöbölhetjük ki, vagy pedig alkalmazni kell az átlapoló impulzusok technikáját. Ezt az idődiagramot a jobboldali ábra mutatja. Két egység hosszú impulzusokat (80ns) egyszerűen létrehozhatunk a PULSE_1-H jel és az invertált STOP_PULSE-L jel OR kapcsolatával (a bal oldali ábra jeleiből!). Az így kapott impulzus mentes lesz a hibáktól, és kiküszöbölhetők a hazárdjelenségek. 47
48 Nem-átlapoló és átlapoló impulzusok bemutatása idődiagramon Impulzushibák, tüskék lehetségesek 48
49 Mikrokódos vezérlők reguláris vezérlési struktúrák 49
50 Ismétlés: Vezérlő egységek Általánosságban: a vezérlő egység feladata a memóriában lévő gépi kódú program utasításainak értelmezése (decode), részműveletekre bontása, és ezek alapján az egyes funkcionális egységek vezérlése (a vezérlőjelek megfelelő sorrendben történő előállítása). 50
51 Klasszikus vs. reguláris módszer Eddig a klasszikus, késleltetéses módszereket tárgyaltuk (huzalozott és shift-regiszteres példákkal). A rendszer tervezésekor, miután a feladat elvégzéséhez szükséges vezérlőjeleket definiáltuk, meg kell határozni a kiválasztásuk sorrendjét, és egyéb specifikus információkat (rendszer ismeret, tervezési technikák, viselkedési leírások pl.vhdl). Vezérlő egység: Kombinációs hálózat (hard-wired = huzalozott), vagy FSM: véges állapotú automata alapú. Wilkes (1951): A komplex, többcímű (operandusú), illetve vezérlési szerkezeteket reguláris módszerrel lehet gyorsítani, egyszerűsíteni: nevezetesen gyors memória elemeket kell használni az utasítássorozatok tárolásánál. Ugyan a klasszikus módszernél használt állapotgépekkel (FSM) modellezik a reguláris vezérlő egység működését, majd ezt a modellt transzformálják át mikrokódos memóriát (ami nem azonos az operatív memóriával!) használva. Az adatútvonal vezérlési pontjait memóriából (ROM) kiolvasott vertikális- vagy horizontális-mikrokódú utasításokkal állítják be! 51
52 Reguláris módszer: mikrokódos vezérlés tulajdonságai Mikrokód: gépi kódú utasításokat (IR) legalacsonyabb szintű áramköri (hw) utasítások sorozatára leképező köztes kód Szerepe: értelmezés (interpreter / translator) a fenti két szint között: A gépi kódú utasítások változtatásának lehetősége (RISC, CISC), anélkül hogy a HW változna Mai rendszerek olvasható mikrokódját gyors memóriában (általában ROM), vagy PLD-ben tárolják (írható esetben RAM, vagy Flash is lehet) Alkalmazás: CPU, GPU, lemezvezérlők, NPU (network processor unit) leképezés 52
53 Mikroprogram = mikroutasítások sorozata Példa: Tipikus mikroprogram (~RTL-szintű utasítás szekvenciák sorozata): 1. Load Reg[1] to the "A" side of the ALU 2. Load Reg[7] to the "B" side of the ALU 3. Select the ALU to perform 2's-comp addition 4. Select the ALU's carry input to zero 5. Store the result value in Reg[8] 6. Update the "condition codes" with the ALU status flags ("Negative", "Zero", "Overflow", and "Carry") 7. Microjump (MicroPC) for the next microinstruction 53
54 FSM megvalósítása Memóriával 1.rész 2. rész 1.rész: szabályozza az eszköz működését a megfelelő állapotok sorrendjében 2.rész: szabályozza az adatfolyamot a megfelelő vezérlőjelek beállításával (assertion) az adatúton (vezérlési pontokon) 54
55 FSM megvalósítása Memóriával (folyt) Address Selection: (mint új elem) a következő utasítás (Next State), és beállítani kívánt vezérlőjel (control signal assertion) címére mutat a memóriában (~ ld. MAR). A memória címet (memory address-t) külső bemenő jelek és a present state együttesen határozzák meg. E cím segítségével megkapjuk az adott vezérlő információ pontos helyét a memóriában, ill. ez az információ, mint új állapot betöltődik a generált vezérlőjeleket tároló (Control Signal Register). Next-State kiválasztásához szükséges logikai memória méretét az aktuális állapotok száma, az állapotdiagram komplexitása, és a bemenetek száma határozza meg. Control Signal generálásához szükséges logikai memória méretét a bemenetek száma, a függvény (vezérlő jel) komplexitása, és a vezérlőjelek száma határozza meg. 55
56 Általános Mikrokódos vezérlő 56
57 Általános Mikrokódos vezérlő felépítése Micro Instruction Register: a Present State (aktuális állapot) regisztert + a Control Signal regisztert egybeolvasztja (az adatút vezérlővonalainak beállítása / kiválasztása). Mikroutasítások sorrendjében generálódik a vezérlőjel! Microcode Memory: a Control Signal Assertion Logic vezérlőjel generálás/beállítás + Next-State kiválasztása (mikroprogram eltárolása) összevonása Microcode Address Generator: a vezérlő jelet az aktuális mikroutasítások lépéseiként sorban generálja, de címkiválasztási folyamat komplex. Sebesség a komplexitás rovására változhat! (komplexebb vezérlési funkciót alacsonyabb sebességgel képes csak generálni). A következő cím kiválasztása még az aktuálisan futó mikroutasítás végrehajtása alatt végbemegy! Számlálóként működik: egyik címről a másik címre inkrementálódik (mivel a mikroutasításokat tekintve szekvenciális rendszerről van szó). Kezdetben resetelni kell. 57
58 Általános Mikrokódos vezérlők tulajdonságai Egy gépi ciklus alatt egy mikroprogram fut le (amely mikroutasítások sorozatából áll). A műveleti kód (utasítás opcode része) a végrehajtandó mikroprogramot jelöli ki. A mikrokódú memória általában csak statikus módon olvasható gyárilag konfigurált ROM, ha írható is, akkor dinamikus mikroprogramozásról beszélünk. Ha a mikroprogram utasításai szigorúan szekvenciálisan futnak le, akkor a címüket egy egyszerű számláló inkrementálásával megkaphatjuk. Memóriából érkező bitek egyik része a következő cím kiválasztását (Sequence Information), míg a fennmaradó bitek az adatáramlást biztosítják. Mai gyors félvezető alapú memóriáknak köszönhetően kis mértékben lassabb, mint a huzalozott vezérlő egységek, mivel ekkor a memória elérési idejével (~ns) is számolni kell 58 (nem csak a visszacsatolt aktuális állapot késleltetésével.)
59 1.) Horizontális mikrokódos vezérlő Mindenegyes vezérlőjelhez saját vonalat rendelünk, ezáltal horizontálisan megnő a mikro- utasításregiszter kimeneteinek száma, (horizontálisan megnő a mikrokód). Minél több funkciót valósítunk meg a vezérlőjelekkel, annál szélesebb lesz a mikrokód. Ennek köszönhetően ez a leggyorsabb mikrokódos technika, mivel minden bit független egymástól ill. egy mikrokóddal többszörös (konkurens) utasítás is megadható. Pl: a megfelelő funkcionális egységeket (memória, ALU, regiszterek stb.) egyszerre tudjuk az órajellel aktiválni, ezáltal egy órajelciklus alatt az információ mindkét irányba átvihető. Növekszik a sebesség, mivel nincs szükség a vezérlőjelek dekódolását végző dekódoló logikára. Így minimálisra csökken a műveletek ciklusideje. Azonban nagyobb az erőforrás szükséglete, fogyasztása. 59
60 Horizontális mikrokódos vezérlő 60
61 2.) Vertikális mikrokódos vezérlő Nem a sebességen van a hangsúly, hanem hogy takarékoskodjon az erőforrásokkal (fogyasztás, mikrokódban a bitek számával), ezért is lassabb. Egyszerre csak a szükséges (korlátozott számú) biteket kezeljük, egymástól nem teljesen függetlenül, mivel közülük egyszerre csak az egyiket állítjuk be (dekódoljuk). A jeleket ezután dekódolni kell (több időt vesz igénybe). A kiválasztott biteket megpróbáljuk minimális számú vonalon keresztül továbbítani. A műveletek párhuzamos (konkurens) végrehajtása korlátozott. Dekódolás: log 2 (N) számú dekódolandó bit -> N bites kimeneti busz. Több mikroutasítás szükségeltetik így a mikrokódú memóriát vertikálisan meg kell növeli. 61
62 Vertikális mikrokódos vezérlő 62
Számítógép Architektúrák (MIKNB113A)
PANNON EGYETEM, Veszprém Villamosmérnöki és Információs Rendszerek Tanszék Számítógép Architektúrák (MIKNB113A) 5. előadás: Szekvenciális Hálózatok Vezérlő egységek I.: klasszikus és reguláris módszerek
RészletesebbenDigitális Rendszerek és Számítógép Architektúrák
Pannon Egyetem Képfeldolgozás és Neuroszámítógépek Tanszék Digitális Rendszerek és Számítógép Architektúrák 4. előadás: Vezérlő egységek Előadó: Vörösházi Zsolt voroshazi@vision.vein.hu Jegyzetek, segédanyagok:
RészletesebbenDigitális Rendszerek és Számítógép Architektúrák (BSc államvizsga tétel)
Pannon Egyetem Villamosmérnöki és Információs Rendszerek Tanszék Digitális Rendszerek és Számítógép Architektúrák (BSc államvizsga tétel) 3. tétel: Vezérlő egységek, programozható logikai eszközök (modell
RészletesebbenSzekvenciális hálózatok és automaták
Szekvenciális hálózatok a kombinációs hálózatokból jöhetnek létre tárolási tulajdonságok hozzáadásával. A tárolás megvalósítása történhet a kapcsolás logikáját képező kombinációs hálózat kimeneteinek visszacsatolásával
RészletesebbenDigitális Rendszerek és Számítógép Architektúrák (Levelező BSc)
PANNON EGYETEM, Veszprém Villamosmérnöki és Információs Rendszerek Tanszék Digitális Rendszerek és Számítógép Architektúrák (Levelező BSc) 4. előadás: Szekvenciális Hálózatok: Vezérlő egységek, Programozható
Részletesebben5. Hét Sorrendi hálózatok
5. Hét Sorrendi hálózatok Digitális technika 2015/2016 Bevezető példák Példa 1: Italautomata Legyen az általunk vizsgált rendszer egy italautomata, amelyről az alábbi dolgokat tudjuk: 150 Ft egy üdítő
RészletesebbenVEZÉRLŐEGYSÉGEK. Tartalom
VEZÉRLŐEGYSÉGEK Tartalom VEZÉRLŐEGYSÉGEK... 1 Vezérlőegységek fajtái és jellemzői... 2 A processzor elemei... 2 A vezérlés modellje... 2 A vezérlőegységek csoportosítása a tervezés módszere szerint...
RészletesebbenDigitális rendszerek. Mikroarchitektúra szintje
Digitális rendszerek Mikroarchitektúra szintje Mikroarchitektúra Jellemzők A digitális logika feletti szint Feladata az utasításrendszer-architektúra szint megalapozása, illetve megvalósítása Példa Egy
RészletesebbenA fealdatot két részre osztjuk: adatstruktúrára és vezérlőre
VEZÉRLŐK Benesóczky Zoltán 24 A jegyzetet a szerzői jog védi. Azt a BME hallgatói használhatják, nyomtathatják tanulás céljából. Minden egyéb felhasználáshoz a szerző belegyezése szükséges. A fealdatot
RészletesebbenDIGITÁLIS TECHNIKA 7. Előadó: Dr. Oniga István
IGITÁLIS TECHNIKA 7 Előadó: r. Oniga István Szekvenciális (sorrendi) hálózatok Szekvenciális hálózatok fogalma Tárolók S tárolók JK tárolók T és típusú tárolók Számlálók Szinkron számlálók Aszinkron számlálók
RészletesebbenDigitális technika (VIMIAA02) Laboratórium 4
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA02) Laboratórium 4 Fehér Béla Raikovich Tamás,
Részletesebben7.hét: A sorrendi hálózatok elemei II.
7.hét: A sorrendi hálózatok elemei II. Tárolók Bevezetés Bevezetés Regiszterek Számlálók Memóriák Regiszter DEFINÍCIÓ Tárolóegységek összekapcsolásával, egyszerű bemeneti kombinációs hálózattal kiegészítve
Részletesebben4. hét: Ideális és valódi építőelemek. Steiner Henriette Egészségügyi mérnök
4. hét: Ideális és valódi építőelemek Steiner Henriette Egészségügyi mérnök Digitális technika 2015/2016 Digitális technika 2015/2016 Bevezetés Az ideális és valódi építőelemek Digitális technika 2015/2016
RészletesebbenDigitális technika (VIMIAA02) Laboratórium 4
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA02) Laboratórium 4 Fehér Béla Raikovich Tamás,
RészletesebbenSzekvenciális hálózatok Állapotdiagram
Szekvenciális hálózatok Állapotdiagram A kombinatorikus hálózatokra jellemző: A kimeneti paramétereket kizárólag a mindenkori bemeneti paraméterek határozzák meg, a hálózat jellegének, felépítésének megfelelően
RészletesebbenBevezetés az informatikába
Bevezetés az informatikába 3. előadás Dr. Istenes Zoltán Eötvös Loránd Tudományegyetem Informatikai Kar Programozáselmélet és Szoftvertechnológiai Tanszék Matematikus BSc - I. félév / 2008 / Budapest Dr.
RészletesebbenSzámítógépek felépítése, alapfogalmak
2. előadás Számítógépek felépítése, alapfogalmak Lovas Szilárd, Krankovits Melinda SZE MTK MSZT kmelinda@sze.hu B607 szoba Nem reprezentatív felmérés kinek van ilyen számítógépe? 2 Nem reprezentatív felmérés
RészletesebbenDr. Oniga István DIGITÁLIS TECHNIKA 8
Dr. Oniga István DIGITÁLIS TECHNIA 8 Szekvenciális (sorrendi) hálózatok Szekvenciális hálózatok fogalma Tárolók RS tárolók tárolók T és D típusú tárolók Számlálók Szinkron számlálók Aszinkron számlálók
RészletesebbenElőadó: Nagy István (A65)
Programozható logikai áramkörök FPGA eszközök Előadó: Nagy István (A65) Ajánlott irodalom: Ajtonyi I.: Digitális rendszerek, Miskolci Egyetem, 2002. Ajtonyi I.: Vezérléstechnika II., Tankönyvkiadó, Budapest,
RészletesebbenPAL és GAL áramkörök. Programozható logikai áramkörök. Előadó: Nagy István
Programozható logikai áramkörök PAL és GAL áramkörök Előadó: Nagy István Ajánlott irodalom: Ajtonyi I.: Digitális rendszerek, Miskolci Egyetem, 2002. Ajtonyi I.: Vezérléstechnika II., Tankönyvkiadó, Budapest,
RészletesebbenLaborgyakorlat Logikai áramkörök számítógéppel segített tervezése (CAD)
Laborgyakorlat Logikai áramkörök számítógéppel segített tervezése (CAD) Multiplexer (MPX) A multiplexer egy olyan áramkör, amely több bemeneti adat közül a megcímzett bemeneti adatot továbbítja a kimenetére.
RészletesebbenDIGITÁLIS TECHNIKA I
DIGITÁLIS TECHNIKA I Dr. Kovács Balázs Dr. Lovassy Rita Dr. Pődör Bálint Óbudai Egyetem KVK Mikroelektronikai és Technológia Intézet 11. ELŐADÁS 1 PÉLDA: 3 A 8 KÖZÜL DEKÓDÓLÓ A B C E 1 E 2 3/8 O 0 O 1
RészletesebbenDigitális technika VIMIAA02
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika VIMIAA02 Fehér Béla BME MIT Sorrendi hálózatok Az eddigiekben
RészletesebbenDigitális technika VIMIAA02
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika VIMIAA02 Fehér Béla BME MIT Sorrendi hálózatok Az eddigiekben
RészletesebbenDr. Oniga István DIGITÁLIS TECHNIKA 9
r. Oniga István IGITÁLIS TEHNIKA 9 Regiszterek A regiszterek több bites tárolók hálózata S-R, J-K,, vagy kapuzott tárolókból készülnek Fontosabb alkalmazások: adatok tárolása és adatmozgatás Funkcióik:
RészletesebbenDr. Oniga István DIGITÁLIS TECHNIKA 4
Dr. Oniga István DIGITÁLIS TECHNIKA 4 Kombinációs logikai hálózatok Logikai hálózat = olyan hálózat, melynek bemenetei és kimenetei logikai állapotokkal jellemezhetők Kombinációs logikai hálózat: olyan
Részletesebben2) Tervezzen Stibitz kód szerint működő, aszinkron decimális előre számlálót! A megvalósításához
XIII. szekvenciális hálózatok tervezése ) Tervezzen digitális órához, aszinkron bináris előre számláló ciklus rövidítésével, 6-os számlálót! megvalósításához negatív élvezérelt T típusú tárolót és NN kaput
RészletesebbenA tervfeladat sorszáma: 1 A tervfeladat címe: ALU egység 8 regiszterrel és 8 utasítással
.. A tervfeladat sorszáma: 1 A ALU egység 8 regiszterrel és 8 utasítással Minimálisan az alábbi képességekkel rendelkezzen az ALU 8-bites operandusok Aritmetikai funkciók: összeadás, kivonás, shift, komparálás
RészletesebbenA mikroprocesszor felépítése és működése
A mikroprocesszor felépítése és működése + az egyes részegységek feladata! Információtartalom vázlata A mikroprocesszor feladatai A mikroprocesszor részegységei A mikroprocesszor működése A mikroprocesszor
RészletesebbenDr. Oniga István DIGITÁLIS TECHNIKA 9
r. Oniga István IGITÁLIS TEHNIKA 9 Regiszterek A regiszterek több bites tárolók hálózata S-R, J-K,, vagy kapuzott tárolókból készülnek Fontosabb alkalmazások: adatok tárolása és adatmozgatás Funkcióik:
Részletesebben5. KOMBINÁCIÓS HÁLÓZATOK LEÍRÁSÁNAK SZABÁLYAI
5. KOMBINÁCIÓS HÁLÓZATOK LEÍRÁSÁNAK SZABÁLYAI 1 Kombinációs hálózatok leírását végezhetjük mind adatfolyam-, mind viselkedési szinten. Az adatfolyam szintű leírásokhoz az assign kulcsszót használjuk, a
RészletesebbenSzámítógépek felépítése, alapfogalmak
2. előadás Számítógépek felépítése, alapfogalmak Lovas Szilárd SZE MTK MSZT lovas.szilard@sze.hu B607 szoba Nem reprezentatív felmérés kinek van ilyen számítógépe? Nem reprezentatív felmérés kinek van
RészletesebbenDigitális technika VIMIAA01 9. hét Fehér Béla BME MIT
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika VIMIAA01 9. hét Fehér Béla BME MIT Eddig Tetszőleges
RészletesebbenDigitális technika VIMIAA01 9. hét
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika VIMIAA01 9. hét Fehér Béla BME MIT Eddig Tetszőleges
RészletesebbenBevezetés az informatikába
Bevezetés az informatikába 4. előadás Dr. Istenes Zoltán Eötvös Loránd Tudományegyetem Informatikai Kar Programozáselmélet és Szoftvertechnológiai Tanszék Matematikus BSc - I. félév / 2008 / Budapest Dr.
RészletesebbenSzámítógép felépítése
Alaplap, processzor Számítógép felépítése Az alaplap A számítógép teljesítményét alapvetően a CPU és belső busz sebessége (a belső kommunikáció sebessége), a memória mérete és típusa, a merevlemez sebessége
RészletesebbenKiegészítő segédlet szinkron sorrendi hálózatok tervezéséhez
Kiegészítő segédlet szinkron sorrendi hálózatok tervezéséhez Benesóczky Zoltán 217 1 digitális automaták kombinációs hálózatok sorrendi hálózatok (SH) szinkron SH aszinkron SH Kombinációs automata Logikai
RészletesebbenEB134 Komplex digitális áramkörök vizsgálata
EB34 Komplex digitális áramkörök vizsgálata BINÁRIS ASZINKRON SZÁMLÁLÓK A méréshez szükséges műszerek, eszközök: - EB34 oktatókártya - db oszcilloszkóp (6 csatornás) - db függvénygenerátor Célkitűzés A
RészletesebbenDIGITÁLIS TECHNIKA 8 Dr Oniga. I stván István
Dr. Oniga István DIGITÁLIS TECHNIA 8 Szekvenciális (sorrendi) hálózatok Szekvenciális hálózatok fogalma Tárolók RS tárolók tárolók T és D típusú tárolók Számlálók Szinkron számlálók Aszinkron számlálók
RészletesebbenDigitális technika (VIMIAA01) Laboratórium 4
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA01) Laboratórium 4 Fehér Béla Raikovich Tamás,
Részletesebben6. hét: A sorrendi hálózatok elemei és tervezése
6. hét: A sorrendi hálózatok elemei és tervezése Sorrendi hálózat A Sorrendi hálózat Y Sorrendi hálózat A Sorrendi hálózat Y Belső állapot Sorrendi hálózat Primer változó A Sorrendi hálózat Y Szekunder
RészletesebbenA feladatokat önállóan, meg nem engedett segédeszközök használata nélkül oldottam meg. Olvasható aláírás:...minta VIZSGA...
feladatokat önállóan, meg nem engedett segédeszközök használata nélkül oldottam meg. Olvasható aláírás:...mint VIZSG... NÉV:...tk.:... Kiegészítő és szegedi képzés IGITÁLIS TCHNIK VIZSG ZÁTHLYI Kedves
RészletesebbenDIGITÁLIS TECHNIKA II
IGIÁLIS ECHNIA II r Lovassy Rita r Pődör Bálint Óbudai Egyetem V Mikroelektronikai és echnológia Intézet 3 ELŐAÁS 3 ELŐAÁS ELEMI SORRENI HÁLÓZAO: FLIP-FLOPO (2 RÉSZ) 2 AZ ELŐAÁS ÉS A ANANYAG Az előadások
RészletesebbenEgyszerű RISC CPU tervezése
IC és MEMS tervezés laboratórium BMEVIEEM314 Budapesti Műszaki és Gazdaságtudományi Egyetem Egyszerű RISC CPU tervezése Nagy Gergely Elektronikus Eszközök Tanszéke (BME) 2013. február 14. Nagy Gergely
RészletesebbenÖsszeadás BCD számokkal
Összeadás BCD számokkal Ugyanúgy adjuk össze a BCD számokat is, mint a binárisakat, csak - fel kell ismernünk az érvénytelen tetrádokat és - ezeknél korrekciót kell végrehajtani. A, Az érvénytelen tetrádok
RészletesebbenSzámítógép Architektúrák (MIKNB113A)
PANNON EGYETEM, Veszprém Villamosmérnöki és Információs Rendszerek Tanszék Számítógép Architektúrák (MIKNB113A) 6. előadás: Vezérlő egységek II. - Programozható logikai eszközök Előadó: Dr. Vörösházi Zsolt
RészletesebbenLaborgyakorlat Logikai áramkörök számítógéppel segített tervezése (CAD)
Laborgyakorlat Logikai áramkörök számítógéppel segített tervezése (CAD) Bevezetés A laborgyakorlatok alapvető célja a tárgy későbbi laborgyakorlataihoz szükséges ismeretek átadása, az azokban szereplő
Részletesebben3.6. HAGYOMÁNYOS SZEKVENCIÁLIS FUNKCIONÁLIS EGYSÉGEK
3.6. AGYOMÁNYOS SZEKVENCIÁIS FUNKCIONÁIS EGYSÉGEK A fenti ismertető alapján elvileg tetszőleges funkciójú és összetettségű szekvenciális hálózat szerkeszthető. Vannak olyan szabványos funkciók, amelyek
RészletesebbenSZORGALMI FELADAT. 17. Oktober
SZORGALMI FELADAT F2. Tervezzen egy statikus aszinkron SRAM memóriainterfész áramkört a kártyán található 128Ki*8 bites memóriához! Az áramkör legyen képes az írási és olvasási műveletek végrehajtására
RészletesebbenÖsszetett feladatok megoldása
Összetett feladatok megoldása F1. A laboratóriumi feladat a legnagyobb közös osztó kiszámító algoritmusának realizálása digitális hardver eszközökkel. Az Euklideszi algoritmus alapja a maradékos osztás,
RészletesebbenÚjrakonfigurálható eszközök
Újrakonfigurálható eszközök 5. A Verilog sűrűjében: véges állapotgépek Hobbielektronika csoport 2017/2018 1 Debreceni Megtestesülés Plébánia Felhasznált irodalom és segédanyagok Icarus Verilog Simulator:
Részletesebben10. Digitális tároló áramkörök
1 10. Digitális tároló áramkörök Azokat a digitális áramköröket, amelyek a bemeneteiken megjelenő változást azonnal érvényesítik a kimeneteiken, kombinációs áramköröknek nevezik. Ide tartoznak az inverterek
RészletesebbenDigitális technika (VIMIAA02) Laboratórium 5
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA02) Laboratórium 5 Fehér Béla Raikovich Tamás,
RészletesebbenAnalóg-digitális átalakítás. Rencz Márta/ Ress S. Elektronikus Eszközök Tanszék
Analóg-digitális átalakítás Rencz Márta/ Ress S. Elektronikus Eszközök Tanszék Mai témák Mintavételezés A/D átalakítók típusok D/A átalakítás 12/10/2007 2/17 A/D ill. D/A átalakítók A világ analóg, a jelfeldolgozás
RészletesebbenDigitális technika (VIMIAA02) Laboratórium 5
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA02) Laboratórium 5 Fehér Béla Raikovich Tamás,
RészletesebbenMegoldás Digitális technika I. (vimia102) 4. gyakorlat: Sorrendi hálózatok alapjai, állapot gráf, állapottábla
Megoldás Digitális technika I. (vimia102) 4. gyakorlat: Sorrendi hálózatok alapjai, állapot gráf, állapottábla Elméleti anyag: Amikor a hazárd jó: élekből impulzus előállítás Sorrendi hálózatok alapjai,
RészletesebbenPAL és s GAL áramkörök
Programozható logikai áramkörök PAL és s GAL áramkörök Előadó: Nagy István Ajánlott irodalom: Ajtonyi I.: Digitális rendszerek, Miskolci Egyetem, 2002. Ajtonyi I.: Vezérléstechnika II., Tankönyvkiadó,
RészletesebbenAdatok ábrázolása, adattípusok
Adatok ábrázolása, adattípusok Összefoglalás Adatok ábrázolása, adattípusok Számítógépes rendszerek működés: információfeldolgozás IPO: input-process-output modell információ tárolása adatok formájában
RészletesebbenSzámítógépek felépítése
Számítógépek felépítése Emil Vatai 2014-2015 Emil Vatai Számítógépek felépítése 2014-2015 1 / 14 Outline 1 Alap fogalmak Bit, Byte, Word 2 Számítógép részei A processzor részei Processzor architektúrák
RészletesebbenJárműfedélzeti rendszerek I. 4. előadás Dr. Bécsi Tamás
Járműfedélzeti rendszerek I. 4. előadás Dr. Bécsi Tamás Rendszer órajel Órajel osztás XTAL Divide Control (XDIV) Register 2 129 oszthat Órajel források CKSEL fuse bit Külső kristály/kerámia rezonátor Külső
RészletesebbenDIGITÁLIS TECHNIKA Dr. Lovassy Rita Dr. Pődör Bálint
DIGITÁLIS TECHNIKA Dr. Lovassy Rita Dr. Pődör Bálint Óbudai Egyetem KVK Mikroelektronikai és Technológia Intézet 6. ELŐADÁS ELŐÍRT TANKÖNYV-IRODALOM Sorrendi hálózatok, flip-flopok, regiszterek, számlálók,
RészletesebbenDigitális technika II. (vimia111) 5. gyakorlat: Tervezés adatstruktúra-vezérlés szétválasztással, vezérlőegység generációk
Digitális technika II. (vimia111) 5. gyakorlat: Tervezés adatstruktúra-vezérlés szétválasztással, vezérlőegység generációk Elméleti anyag: Processzoros vezérlés általános tulajdonságai o z induló készletben
RészletesebbenDIGITÁLIS TECHNIKA NORMÁL BCD KÓD PSZEUDOTETRÁDOK AZONOSÍTÁSA A KARNAUGH TÁBLÁN BCD (8421) ÖSSZEADÁS BCD ÖSSZEADÁS: +6 KORREKCIÓ
DIGITÁLIS TECHNIKA Dr. Lovassy Rita Dr. Pődör Bálint Óbudai Egyetem KVK Mikroelektronikai és Technológia Intézet 3. ELŐADÁS NORMÁL BCD KÓD Természetes kód - Minden számjegyhez a 4-bites bináris kódját
RészletesebbenA/D és D/A konverterek vezérlése számítógéppel
11. Laboratóriumi gyakorlat A/D és D/A konverterek vezérlése számítógéppel 1. A gyakorlat célja: Az ADC0804 és a DAC08 konverterek ismertetése, bekötése, néhány felhasználási lehetőség tanulmányozása,
RészletesebbenSzámítógép architektúra
Budapesti Műszaki Főiskola Regionális Oktatási és Innovációs Központ Székesfehérvár Számítógép architektúra Dr. Seebauer Márta főiskolai tanár seebauer.marta@roik.bmf.hu Irodalmi források Cserny L.: Számítógépek
RészletesebbenMintavételes szabályozás mikrovezérlő segítségével
Automatizálási Tanszék Mintavételes szabályozás mikrovezérlő segítségével Budai Tamás budai.tamas@sze.hu http://maxwell.sze.hu/~budait Tartalom Mikrovezérlőkről röviden Programozási alapismeretek ismétlés
RészletesebbenVéges állapotú gépek (FSM) tervezése
Véges állapotú gépek (FSM) tervezése F1. A digitális tervezésben gyakran szükséges a logikai jelek változását érzékelni és jelezni. A változásdetektorok készülhetnek csak egy típusú változás (0 1, vagy
RészletesebbenSzűrő architektúrák FPGA realizációjának vizsgálata
Szűrő architektúrák FPGA realizációjának vizsgálata Kutatási beszámoló a Pro Progressio alapítvány számára Szántó Péter, 2013. Bevezetés Az FPGA-ban megvalósítandó jelfeldolgozási feladatok közül a legfontosabb
RészletesebbenDigitális Rendszerek (BSc)
Pannon Egyetem Képfeldolgozás és Neuroszámítógépek Tanszék Digitális Rendszerek (BSc) 5. előadás: Szekvenciális hálózatok I. Szinkron és aszinkron tárolók, regiszterek Előadó: Vörösházi Zsolt voroshazi@vision.vein.hu
RészletesebbenLOGSYS LOGSYS LCD KIJELZŐ MODUL FELHASZNÁLÓI ÚTMUTATÓ. 2010. november 8. Verzió 1.0. http://logsys.mit.bme.hu
LOGSYS LCD KIJELZŐ MODUL FELHASZNÁLÓI ÚTMUTATÓ 2010. november 8. Verzió 1.0 http://logsys.mit.bme.hu Tartalomjegyzék 1 Bevezetés... 1 2 Kommunikációs interfész... 2 3 Memóriák az LCD vezérlőben... 3 3.1
RészletesebbenDigitális jelfeldolgozás
Digitális jelfeldolgozás Kvantálás Magyar Attila Pannon Egyetem Műszaki Informatikai Kar Villamosmérnöki és Információs Rendszerek Tanszék magyar.attila@virt.uni-pannon.hu 2010. szeptember 15. Áttekintés
RészletesebbenDigitális technika házi feladat III. Megoldások
IV. Szinkron hálózatok Digitális technika házi feladat III. Megoldások 1. Adja meg az alábbi állapottáblával megadott 3 kimenetű sorrendi hálózat minimális állapotgráfját! a b/x1x c/x0x b d/xxx e/x0x c
RészletesebbenA mikroprocesszor egy RISC felépítésű (LOAD/STORE), Neumann architektúrájú 32 bites soft processzor, amelyet FPGA val valósítunk meg.
Mikroprocesszor A mikroprocesszor egy RISC felépítésű (LOAD/STORE), Neumann architektúrájú 32 bites soft processzor, amelyet FPGA val valósítunk meg. A mikroprocesszor részei A mikroprocesszor a szokásos
Részletesebbenkövetkező: 2.)N=18 bites 2-es komplemens fixpontos rendszer p=3 Vmin+ =delta r=2^(-p)=2^(-3)=
1. ZH A 1.)FPGA A Xilinx FPGA áramköröknek három alapvető építőeleme van: CLB: konfigurálható logikai blokk: szükséges logikai kapcsolatok megvalósítása egy logikai tömbben. Tartalmaz 2db. D Flip-Flop-ot
RészletesebbenÚjrakonfigurálható eszközök
Újrakonfigurálható eszközök 8. Egy minimalista 8-bites mikrovezérlő tervezése 1 Felhasznált irodalom és segédanyagok Icarus Verilog Simulator: htttp:iverilog.icarus.com/ University of Washington Comttputer
Részletesebbenfunkcionális elemek regiszter latch számláló shiftregiszter multiplexer dekóder komparátor összeadó ALU BCD/7szegmenses dekóder stb...
Funkcionális elemek Benesóczky Zoltán 24 A jegyzetet a szerzői jog védi. Azt a BM hallgatói használhatják, nyomtathatják tanulás céljából. Minden egyéb felhasználáshoz a szerző belegyezése szükséges. funkcionális
RészletesebbenF1301 Bevezetés az elektronikába Digitális elektronika alapjai Szekvenciális hálózatok
F3 Bevezetés az elektronikába Digitális elektronika alapjai Szekvenciális hálózatok F3 Bev. az elektronikába SZEKVENIÁLIS LOGIKAI HÁLÓZATOK A kimenetek állapota nem csak a bemenetek állapotainak kombinációjától
RészletesebbenJelfeldolgozás a közlekedésben
Jelfeldolgozás a közlekedésben 2015/2016 II. félév 8051 és C8051F020 mikrovezérlők Fontos tudnivalók Elérhetőség: ST. 108 E-mail: lovetei.istvan@mail.bme.hu Fontos tudnivalók: kjit.bme.hu Aláírás feltétele:
RészletesebbenVéges állapotú gépek (FSM) tervezése
Véges állapotú gépek (FSM) tervezése F1. A 2. gyakorlaton foglalkoztunk a 3-mal vagy 5-tel osztható 4 bites számok felismerésével. Abban a feladatban a bemenet bitpárhuzamosan, azaz egy időben minden adatbit
RészletesebbenÁramkörök elmélete és számítása Elektromos és biológiai áramkörök. 3. heti gyakorlat anyaga. Összeállította:
Áramkörök elmélete és számítása Elektromos és biológiai áramkörök 3. heti gyakorlat anyaga Összeállította: Kozák László kozla+aram@digitus.itk.ppke.hu Elkészült: 2010. szeptember 30. Utolsó módosítás:
Részletesebben1. DIGITÁLIS TERVEZÉS PROGRAMOZHATÓ LOGIKAI ÁRAMKÖRÖKKEL (PLD)
1. DIGITÁLIS TERVEZÉS PROGRAMOZHATÓ LOGIKAI ÁRAMKÖRÖKKEL (PLD) 1 1.1. AZ INTEGRÁLT ÁRAMKÖRÖK GYÁRTÁSTECHNOLÓGIÁI A digitális berendezések tervezésekor számos technológia szerint gyártott áramkörök közül
RészletesebbenSzámítógép architektúrák 2. tétel
Számítógép architektúrák 2. tétel Elemi sorrendi hálózatok: RS flip-flop, JK flip-flop, T flip-flop, D flip-flop, regiszterek. Szinkron és aszinkron számlálók, Léptető regiszterek. Adatcímzési eljárások
RészletesebbenElvonatkoztatási szintek a digitális rendszertervezésben
Budapest Műszaki és Gazdaságtudományi Egyetem Elvonatkoztatási szintek a digitális rendszertervezésben Elektronikus Eszközök Tanszéke eet.bme.hu Rendszerszintű tervezés BMEVIEEM314 Horváth Péter 2013 Rendszerszint
RészletesebbenHardver leíró nyelvek (HDL)
Hardver leíró nyelvek (HDL) Benesóczky Zoltán 2004 A jegyzetet a szerzıi jog védi. Azt a BME hallgatói használhatják, nyomtathatják tanulás céljából. Minden egyéb felhasználáshoz a szerzı belegyezése szükséges.
RészletesebbenMérési jegyzőkönyv. az ötödik méréshez
Mérési jegyzőkönyv az ötödik méréshez A mérés időpontja: 2007-10-30 A mérést végezték: Nyíri Gábor kdu012 mérőcsoport A mérést vezető oktató neve: Szántó Péter A jegyzőkönyvet tartalmazó fájl neve: ikdu0125.doc
RészletesebbenAz INTEL D-2920 analóg mikroprocesszor alkalmazása
Az INTEL D-2920 analóg mikroprocesszor alkalmazása FAZEKAS DÉNES Távközlési Kutató Intézet ÖSSZEFOGLALÁS Az INTEL D 2920-at kifejezetten analóg feladatok megoldására fejlesztették ki. Segítségével olyan
RészletesebbenOperandus típusok Bevezetés: Az utasítás-feldolgozás menete
Operandus típusok Bevezetés: Az utasítás-feldolgozás menete Egy gépi kódú utasítás általános formája: MK Címrész MK = műveleti kód Mit? Mivel? Az utasítás-feldolgozás általános folyamatábrája: Megszakítás?
RészletesebbenMáté: Számítógép architektúrák
Mikroarchitektúra szint Feladata az ISA (Instruction Set Architecture gépi utasítás szint) megvalósítása. Nincs rá általánosan elfogadott, egységes elv. A ISA szintű utasítások függvények, ezeket egy főprogram
RészletesebbenMáté: Számítógép architektúrák
Az GOTO offset utasítás. P relatív: P értékéhez hozzá kell adni a két bájtos, előjeles offset értékét. Mic 1 program: Main1 P = P + 1; fetch; goto() goto1 OP=P 1 // Main1 nél : P=P+1 1. bájt goto P=P+1;
RészletesebbenXI. DIGITÁLIS RENDSZEREK FIZIKAI MEGVALÓSÍTÁSÁNAK KÉRDÉSEI Ebben a fejezetben a digitális rendszerek analóg viselkedésével kapcsolatos témákat
XI. DIGITÁLIS RENDSZEREK FIZIKAI MEGVALÓSÍTÁSÁNAK KÉRDÉSEI Ebben a fejezetben a digitális rendszerek analóg viselkedésével kapcsolatos témákat vesszük sorra. Elsőként arra térünk ki, hogy a logikai értékek
RészletesebbenDigitális Rendszerek és Számítógép Architektúrák (BSc államvizsga tétel)
Pannon Egyetem Villamosmérnöki és Információs Rendszerek Tanszék Digitális Rendszerek és Számítógép Architektúrák (BSc államvizsga tétel) 1. tétel: Neumann és Harvard számítógép architektúrák összehasonlító
RészletesebbenSzámítógép Architektúrák (MIKNB113A)
PANNON EGYETEM, Veszprém Villamosmérnöki és Információs Rendszerek Tanszék Számítógép Architektúrák (MIKNB113A) 4. előadás: Utasítás végrehajtás folyamata: címzési módok, RISC-CISC processzorok Előadó:
RészletesebbenIntegrált áramkörök/4 Digitális áramkörök/3 CMOS megvalósítások Rencz Márta
Integrált áramkörök/4 Digitális áramkörök/3 CMOS megvalósítások Rencz Márta Elektronikus Eszközök Tanszék Mai témák Transzfer kapu Kombinációs logikai elemek különböző CMOS megvalósításokkal Meghajtó áramkörök
RészletesebbenKombinációs áramkörök modelezése Laborgyakorlat. Dr. Oniga István
Kombinációs áramkörök modelezése Laborgyakorlat Dr. Oniga István Funkcionális kombinációs egységek A következő funkcionális egységek logikai felépítésével, és működésével foglalkozunk: kódolók, dekódolók,
RészletesebbenAdatszerkezetek Adatszerkezet fogalma. Az értékhalmaz struktúrája
Adatszerkezetek Összetett adattípus Meghatározói: A felvehető értékek halmaza Az értékhalmaz struktúrája Az ábrázolás módja Műveletei Adatszerkezet fogalma Direkt szorzat Minden eleme a T i halmazokból
RészletesebbenSzámítógép Architektúrák (MIKNB113A)
PANNON EGYETEM, Veszprém Villamosmérnöki és Információs Rendszerek Tanszék Számítógép Architektúrák (MIKNB113A) 4. előadás: Utasítás végrehajtás folyamata: címzési módok, RISC-CISC processzorok Előadó:
Részletesebbenelektronikus adattárolást memóriacím
MEMÓRIA Feladata A memória elektronikus adattárolást valósít meg. A számítógép csak olyan műveletek elvégzésére és csak olyan adatok feldolgozására képes, melyek a memóriájában vannak. Az információ tárolása
RészletesebbenMáté: Számítógép architektúrák
Kívánalom: sok kapu kevés láb Kombinációs áramkörök efiníció: kimeneteket egyértelműen meghatározzák a pillanatnyi bemenetek Multiplexer: n vezérlő bemenet, 2 n adatbemenet, kimenet z egyik adatbemenet
RészletesebbenDIGITÁLIS TECHNIKA I
DIGITÁLIS TECHNIKA I Dr. Kovács Balázs Dr. Lovassy Rita Dr. Pődör Bálint Óbudai Egyetem KVK Mikroelektronikai és Technológia Intézet 6. ELŐADÁS Arató Péter: Logikai rendszerek tervezése, Tankönyvkiadó,
RészletesebbenVéges állapotú gépek (FSM) tervezése
Véges állapotú gépek (FSM) tervezése F1. Tervezzünk egy soros mintafelismerőt, ami a bemenetére ciklikusan, sorosan érkező 4 bites számok közül felismeri azokat, amelyek 3-mal vagy 5-tel oszthatók. A fenti
Részletesebben