Számítógép memóriák összehasonlító szimulációs vizsgálata. Diplomaterv sorszáma: 550/2015

Átírás

1 Számítógép memóriák összehasonlító szimulációs vizsgálata Diplomaterv sorszáma: 550/2015 Szandtner Zoltán Budapest 2015

2 2

3 Tartalomjegyzék 1 Bevezetés A kutatási téma és a megoldandó probléma Modern memóriahierarchia és a felvetett problémái Módszertani összefoglaló Számítógépekben használt memória típusok és technológiák Hagyományos memóriatípusok áttekintése Új típusok és technológiák Szimulációs vizsgálatra használt eszközök (szoftverek) Szimulációs és tervező eszközök osztályzása Szimulációs eszközök áttekintése Használt szoftverek ismertetése Memória áramkörök gyakorlati vizsgálata Céláramkörök kiválasztása STT-RAM cella szimulációs mérések NVMSpice-szal Memóriamodul szintű mérések NVSim-el Összesített mérési eredmények Következtetések Összefoglalás Célok és elért eredmények Önálló munka összefoglalása Felhasználási lehetőség Továbbfejlesztési lehetőségek Irodalomjegyzék Ábrajegyzék Táblázatjegyzék Melléklet Mágnesezettség alapú mágneses ellenállás jelenségek Anizotrop mágneses ellenállás (AMR = Anisotropic Magnetic Resistance) Óriás mágneses ellenállás (GMR = Giant Magneto Resistance) Alagutazó mágneses ellenállás (TMR)

4 4

5 1 Bevezetés Napjainkban a félvezető eszközök tranzisztor száma közelítőleg ugyan a Moore törvény [1] szerint növekszik, de a szálankénti tényleges számítási teljesítmény már nem követi az exponenciális trendet. David A. Patterson 2006-os, A számítógép architektúrák jövője c. [2] előadásában a jelenséget a Dennard-skálázás [3] megszűntére vezette vissza. Az eredetileg MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) tranzisztorokkal kapcsolatos megfigyelés a tranzisztorok teljesítménysűrűségét állandónak mondja ki, azaz energiafogyasztásuk a mérettel arányosan csökken re a 90 nm-es csíkszélességű gyártástechnológia bevezetésekor, a növekvő szivárgási áramok következtében ez már nem volt igaz, s a processzorok addigi órajel emelkedése megtorpant [4] [5] (1-1. ábra) ábra - Intel Processzor trendek [4] Patterson három új alapvető korlátot fogalmazott meg a számítási teljesítmény további növelésével szemben: a hőteljesítmény-, a memória- és az ILP-falat. Előadásakor [2] az első, a teljesítmény-falat az ipar már elérte. Ezért a továbbiakban a mind nagyobb párhuzamosítást tartotta a teljesítmény további növelése legvalószínűbb módjának. Az eltelt tíz év során az 5

6 általános számítási feladatkörben, a többmagos processzorok széleskörű elterjedése őt igazolta. 1.1 A kutatási téma és a megoldandó probléma Ugyan az iparban a főtár gyártáshoz használt DRAM (Dynamic Random Access Memory) és a processzor gyártáshoz használt CMOS (Complementary Metal Oxide Semiconductor) technológiák nagymértékben különböznek (1-1. táblázat), a processzortervezés új paradigmái a főtár memóriák számára is új kihívást jelentenek, mivel a szálszintű párhuzamosítás a memóriafal problémáját erősíti. Tech. Alapkristály feszültség Szivárgási áram Küszöb feszültség Layout komplexitás Vezető rétegek (db) DRAM előfeszített alacsony magas egyszerű 3-4 CMOS 0 V közeli jelentős alacsony összetett 7-8 (tipikus) (csúcstech.) 1-1. táblázat - DRAM és CMOS technológiák A memóriafal problémaköre A memóriafal probléma alatt azt a számítási korlátot értjük, amit a memória-rendszer processzorhoz képest lassabb működése okoz. A processzor hiába lenne képes hasznos munkára, ha a szükséges adat még nem áll rendelkezésre. A problémát ma több tényezőre is visszavezethetjük. Egyrészt maga a főtár DRAM chipjeinek órajele nem tartott lépést a processzorokban használt SRAM (Static Random Access Memory) memóriáéval (1-2. ábra) ábra - CPU/DRAM átlagos memória kérések/kiszolgálások másodpercenként [6]

7 A kommersz informatikai sajtó naiv olvasóját ez az állítás bizonyosan meglepi, hisz a memória gyártók évről évre egyre nagyobb órajelű memóriamodulokat dobnak piacra. Ritkán hangzik el azonban, hogy az órajel a buszfrekvenciát jelenti, nem a chipét (1-3. ábra) MHz 2500 MB/s 1000 MHz 800 MHz 600 MHz 400 MHz 200 MHz 2000 MB/s 1500 MB/s 1000 MB/s 500 MB/s 0 MHz 0 MB/s Chip órajel (MHz) Busz órajel (MHz) Átviteli sebesség (MByte/s) 1-3. ábra - SDRAM generációk órajelei (a világosabb oszlopok a chip-, a sötétebbek a buszfrekvenciát jelölik) Ennek a buszsebességnek a kiszolgálásához a modulon belül és a memóriarendszer egészében egyre nagyobb és nagyobb párhuzamosításra van szükség. Ez ugyan nagyobb adatátviteli sávszélességet hozott, de nem oldotta meg a DRAM chipek SRAM-hoz képesti sokkal nagyobb késletetése okozta problémát. Az egyre nagyobb adatéhű processzorok ezért mára fokozottan a gyorsítótár architektúra segítségére hagyatkoznak a gyors működéshez. Paradox módon bizonyos esetekben ez akár újabb késleltetéseket is vihet a memóriarendszerbe. A problémák másik része jellegüket tekintve sokkal alattomosabb. A memóriarendszer moduláris, hierarchikus szervezése ahol a részegységek csak jól leírt, funkcionális interfészeken át kommunikálnak egymással sokáig lehetővé tette, hogy a tervező csak a rendszer egy-egy izolált részegységére koncentráljon, s azt önmagában optimalizálva javítsa a rendszer teljesítményét. Mára ez már nem járható út, mivel a rendszerszintű jelenségek a működést alapvetően kezdték el befolyásolni. A jelenségek nem az egyes egységek jellemzőiből származnak, hanem 7

8 azok rendszeren belüli összjátékának következményei. Ezen problémák csak az egész rendszer kellő pontosságú modellezésével deríthetők fel és kezelésük a rendszer egészének öszszehangolt tervezését igényli. Ilyen jelenség például, hogy a főtárat a processzorral összekötő sínrendszer sávszélessége is szűk keresztmetszetnek bizonyult. Ezt az informatikai tudományos élet is csak későn kezelte megfelelően. Bruce Jacob munkájában arra mutatott rá, hogy az izolált részegység tervezéshez használt modellező eszközök nem vették figyelembe azokat az összetett folyamatokat, amik csak a rendszer egészének vizsgálatakor jelentkeznek [7]. A tartósan nagy sávszélességet használó rendszereknél az egyszerűbb modellek késletetés jóslatai már igen jelentős eltérést mutathatnak a rendszer egészét szimuláló modellhez képest (1-4. ábra) ábra - Memória szimulációs modellek összehasonlítása [7] A jelenség magyarázata, hogy a több processzoros, többszálú környezetben a processzorok már akkor is kiéheztetett állapotba kerülhetnek, ha a rendszer még nem érte el a főtár teljesítménykorlátait. Az egymással a memória hozzáférésért versengő processzorok kérései ugyanis már korábban telíthetik a főtárat a processzorral összekötő sínrendszert. Az új memóriatechnológiák lehetőségei Az új memóriatechnológiák alkalmazása minőségi javulást hozhat, mert a probléma egyik gyökerét, az elérési idő különbséget enyhítheti. Ez, ha a problémákat nem is oldja meg egy csapásra, de mindenképp nagymértékben csökkentheti azok súlyosságát. A memóriafal visz- 8

9 szaszorításához olyan memóriára van szükség, amely ötvözi a DRAM és SRAM kedvező tulajdonságait. Így gyorsabb főtár, vagy nagyobb kapacitású tehát jobb találati arányú, ezért hatékonyabb gyorsítótár készíthető. Jelenleg ilyen új memóriák és gyártástechnológiák sokaságát fejlesztik (1-5. ábra). Ezek eltérő előnyökkel és hátrányokkal rendelkeznek a hagyományos memóriákhoz képest. Jelentős részük például a PRAM (Phase Change Random-Access Memory), RRAM (Resistive Random-Access-Memory) az ún. tároló memória szerepet célozzák, azaz akárcsak a Flash memória, az adat tartós, nagy kapacitású tárolására szolgálnak. Mivel e technológiák tipikusan a DRAM-nál nagyobb elérési idővel rendelkeznek, ezért többségük jelen dolgozat témakörén kívül esik ábra - MOSFET trendek és új memória technológiák [8] Dolgozatom célja a jelenleg fejlesztés alatt álló új, gyors memória technológiák vizsgálata, architekturális és felhasználói szempontokból, a memóriafal probléma jegyében. Szimulációs eszközökkel, a már rendelkezésre álló modelleket felhasználva, összehasonlító vizsgálatot végzek a legígéretesebb új technológia és hagyományos DRAM, SRAM között. Meg kívánom állapítani, hogy a memória hierarchia mely szintjein érdemes új technológiát használni, és hogy milyen előnyökkel-hátrányokkal jár az új technológia A kutatás hosszabb távú célja olyan szimulációs mérési adatok kinyerése, amelyek segítségével az új memóriatechnológia teljes, cikluspontosságú rendszerszimulátorban is vizsgálható. 9

10 1.2 Modern memóriahierarchia és a felvetett problémái Az ideális memória gyors, nagy kapacitású, olcsó. Univerzális. Különösen új memóriatechnológiáknál időről-időre fölmerül az univerzális memória lehetősége, amely önmagában, egyszerre képes lenne a ma használt gyors és lassú tárak feladatainak ellátására. (A szakirodalomban a fogalom jelentése nem egységes, mivel mind a főtár és regiszterek, mind a háttértár és a főtár közti szakadék áthidalására hivatott memóriát szokás így hívni). A mai hagyományos és érett új technológiák sajnos egyike sem alkalmas a feladatra. Föl kell tegyük azonban a kérdést, hogy ha lenne is ilyen technológia, például ha a korai kísérleti fázisban lévő MeRAM (Magnetoelectric Random-Access-Memory) beváltja a hozzá fűzött reményeket [9] tényleg ez a lapos azaz egyrétegű, nem hierarchikus, homogén memória-rendszer lenne az ideális? Bruce Jacob, a memória-rendszerek egyik közismert szakértője szerint több érv is ez ellen szól: Ugyan az egyetlen technolo gia bo l a llo, lapos memo ria-rendszer egyszerű se ge vonzo, de egy jo l megvalo sított hierarchia leheto ve teszi, hogy a memo riarendszer egyszerre ko zelítse a leggyorsabb komponens teljesítme nye t, a legolcso bb komponense bitenke nti ta rola si ko ltse ge t e s a legenergiatakare kosabb komponens fogyaszta sa t. Brűce Jacob [10] 1-6. ábra - Northbridge/Southbridge PC architektúra [11] a sötétszürke elemek tekinthetők a memóriarendszer részeinek 10

11 A gyártásban emiatt heterogén, hierarchikus memória architektúrákat használnak, amelyek igyekeznek az alkalmazható technológiák előnyeit ötvözni (1-6. ábra). Lokalitás elvek Hogy lehet ezt a gyakorlatban is megvalósítani? Hogy lehet a rendszer gyors működését a gyors és lassú komponensek együttes használata mellett is szavatolni? A jelenségeket, amelyek a memóriahierarchia hatékony működését lehetővé teszik lokalitási elveknek szokás hívni. Az elvek abból következnek, hogy a memória hozzáférések nem véletlenszerűek, hanem meghatározott mintákat követnek: Ha egy adatot egyszer már fölhasználtunk, nagy valószínűséggel ismét föl fogjuk használni. Ez az időbeli lokalitás, azaz a futó programok egy memória címre a futás során többször is hivatkoznak. Ha egy adatot fölhasználunk, a memóriában a mellette lévő adatot is nagy valószínűséggel használni fogjuk. Ez a térbeli lokalitás. Az elvekből az következik, hogy egy a program futása során, nem fogja a memória rendszer teljes tartalmát fölhasználni, hanem hivatkozásainak jelentős része annak csak egy kis, körülhatárolható területére fog mutatni. Azaz, elegendő, hogy az adatoknak mindig csak egy szükséges töredékét tartsuk egy gyorsabb tárban. A hierarchia minden szintje a memóriával szembeni követelmények közül mindig egy meghatározott feladatkör végrehajtására optimalizálható. A hiányosságait az esetek jelentős hányadában amikor a lokalitási elvek érvényesülnek, majd a felette levő réteg eltakarja. Háttértár Minden számítógép rendszernek szüksége van tartós háttértárra, hogy a rendszer működéséhez szükséges programok, adatok a rendszer áramtalanítsa után is rendelkezésre álljanak. A PC-kben, mivel a felhasználási cél szerint akár több TByte tárhelyre is szükség lehet, a tartós tárolást nagyon nagy kapacitású ezért tárolt bitenként rendkívül kis költségű háttértárak (például HDD»Hard Disk Drive«, SDD»Solid State Drive«) végzik. Beágyazott rendszereknél erre elegendő lehet akár egy korlátozott kapacitású, de jó olvasási elérési idejű perzisztens memóriachip is. Számos fajtájuk van, de széles körben a gyártás során kialakított tartalmú, csak olvasható ROM (Read Only Memory), és az elektromosan, 11

12 korlátozott alkalommal újraírható tartalmú EEPROM (Electrically Erasable Programmable Read-Only Memory) chipeket használják. (Ez utóbbi egy változata az SSD-kben is használt, nagyobb kapacitású, csak blokk szinten írható flash memória). Főtár / Műveleti-tár A háttértárak elérési ideje, illetve a perzisztens chipek írási ideje a memória rendszer többi részéhez képest óriási, akár több ms (1-7. ábra). Ezért a programok által aktuálisan használt, vagy hamarosan használni szándékozott adatokat a sokkal gyorsabb, de illékony és kisebb kapacitású főtárban, tipikusan DRAM chipekben tároljuk. A memória vezérlő segítségével innen olvassa ki az adatokat a processzor és a DMA (Direct Memory Access) hozzáféréssel rendelkező perifériák ábra - SSD és hibrid (SSD+HDD) háttértárak átlagos írás késleltetései [12] Gyorsítótár Egyes beágyazott rendszereknél a DRAM alapú főtár nyújtotta elérés idő is elegendő. A nagy számítási teljesítményű rendszereknél azonban, a főtárban használt DRAM chipek már nem elég gyorsak. A nagy teljesítményű processzorok sokkal nagyobb órajelen működnek. Ezért ilyen rendszerekben, ahogy a háttértár adatainak elérését a főtárral, úgy a főtár elérését gyorsítótárak (cache) segítségével javítjuk. 12

13 Kapacitás Sebesség Költség / bit A gyorsítótárak alkalmazásának másik fő oka például beágyazott rendszereknél, a fogyasztás csökkentése. A gyorsítótár közbeiktatásával csökkenthető a főtárhoz intézett kérések száma, így a főtár fogyasztása is. Alapvető a különbség ugyanakkor a PC-kben alkalmazott főtár és a gyorsítótárak működésében. Míg a főtár tartalmát a programozó kezeli, a gyorsítótárnál ez a szoftveres megoldás túl lassú lenne. A gyorsítótárat a hardver automatikusan, a programozó számára láthatatlan módon menedzseli. Regiszterek A rendszer leggyorsabb memóriáját a processzor regiszterei adják. Ezek működési sebessége alapvetően befolyásolja a processzor sebességét is, így e memória típusnál a gyors működés elsődleges fontosságú. Innen az adat már a tényleges számítási műveleteket végrehajtó egységekhez, például ALU-khoz (Arithmetic Logic Unit), FPU-khoz (Floating Point Unit) juthat, s a művelet eredménye is gyakran ide, a regiszterekbe íródik vissza. A regiszterek tartalmát a futó programok utasításai közvetlenül kezelik. A mindennapi programozásban ezt gyakran elfedi, hogy a programok többsége magas szintű nyelven íródik. Ilyenkor a regisztereket címző utasítások az írt kódnak csak a compiler által már lefordított, gépi kódra fordított változatában, vagy a gépi kód ember által olvasható, mnenomic-okkal leírt változatában, az assembly programban jelennek meg. A memóriahierarchia szerkezete Regiszterek L1 cache L2 cache. L3 cache. Főtár Háttértár 1-8. ábra - Memóriahierachia 13

14 A regiszterekkel a csúcson, a felsorolt tárak egy memória hierarchiát alkotnak, amit egy piramissal szokás ábrázolni. Ennek szintjein lefelé haladva a nagy gyorsasságtól és bitenkénti tárolási költségtől, a nagy kapacitás és olcsó tárolási költség felé jutunk (1-8. ábra). Az alkalmazott két fő technológia A háttértáraktól eltekintve a memóriahierarchia felépítését, az alkalmazott két fő technológia, az SRAM és a DRAM közti különbségekre vezethetjük vissza (1-9. ábra). SRAM Vdd DRAM T3 T4 WL elérési tranzisztor T5 T6 T1 T2 addattároló kondenzátor BL BL WL BL 1-9. ábra 1 bit tárolását végző SRAM és DRAM elemi cellák. A processzor regisztereiben és a gyorsítótárakban alkalmazott, CMOS technológiával gyártott (1-1. táblázat) SRAM akár 3 4 GHz-es órajelen is üzemeltethető és emiatt gyors. A memóriacella nagy alkatrész száma 4-6 tranzisztor miatt kis felületi bitsűrűségű, ezért a bitenkénti tároló kapacitása korlátozott. A főtárban használt DRAM gyártástechnológiája (1-1. táblázat) olcsóbb. A cella egyszerűbb felépítése és kis alkatrész száma mindössze 1 tranzisztor és 1 kondenzátor miatt nagy felületi bitsűrűségű, ami nagy tároló kapacitást tesz lehetővé. Ugyanakkor a DRAM működése az SRAM-hoz képest lassú, az áramkörök maximális órajele típustól függően mindössze MHz közé esik. 14

15 A memóriahierarchia jellemzői A két fő tároló, a processzor gyors regiszterei és a nagy kapacitású főtár közti szakadékot a köztes elérési idejű és kapacitású gyorsító tárak (cache) hidalják át (1-2. táblázat). Tároló Regiszterek L1 cache L2 cache L3 cache Főtár Hozzáférés <1 ns 1 ns 4 ns 5 ns ns Technológia SRAM (több portos) SRAM SRAM SRAM DRAM Üzemmód statikus statikus statikus statikus dinamikus Alkatrész/cella 6 tranzisztor 6 tranzisztor 4 6 tranzisztor 4 6 tranzisztor 1 tranzisztor + 1 kondenzátor Maximum kapacitás/chip ~1 KB 64 KB 256 KB 3 12 MB 4 8 GB 1-2. táblázat - Memóriahierarchia szintek jellemző paraméterei Felmerülhet a kérdés, hogy ha ugyanolyan vagy közel azonos SRAM technológiát használnak a regiszterek és a gyorsítótárak, akkor miért van különbség az elérési idejükben? A processzorban használt órajelek diktálta rendkívül kicsi ciklusidők esetén már az elektromos áram jelterjedési ideje is korlátot jelent. A nagyobb kapacitású SRAM memória fizikailag is nagyobb, így pusztán a jelterjedési idő folytán nagyobb elérési ideje lesz. A többlépcsős cache hierarchia az SRAM-mal megvalósítható kapacitás és sebesség kombinációk eredménye. Az elérési idő javításához, a gyorsítótárak használatán kívül, a gyorsító- és főtáron belül is különféle megoldásokat alkalmaznak. Az olvasási műveleteket párhuzamosan több eszközben végrehajtva, illetve a kiolvasás lépéseit több eszköz közt futószalagos rendszerben elosztva, a tár átlagos elérési ideje javítható. Ezek a megoldások a chipek késleltetési idejét nem befolyásolják, hiszen az első, adott memóriaterületre mutató kérés késleltetési ideje nem javul. A tár egésze azonban gyorsabban tudja a processzor rendelkezésére bocsátani az adatokat, feltéve, hogy a lokalitás az adott programszakaszban érvényesül. A modern memóriahierarchia fő problémája éppen ezekből a sokasodó párhuzamosító, öszszefésülő (interleaving) megoldásokból származik. A rendszer már-már túlontúl nagy komplexitású. Modellezése, optimalizálása igen összetett probléma, amihez csak most készülnek kellő finomságú eszközök. 15

16 1.3 Módszertani összefoglaló Szakdolgozatom nem előzmény nélküli. A témára először tanárom később mentorom és konzulensem Dr. Vári-Kakas István Professzor Úr hívta fel a figyelmem. Az Ő ajánlására kezdtem a Gábor Dénes Főiskola TDK műhelyében a kutatásba. Eredményeimről a 2013-as és 2014-es intézményi konferenciákon tartottam prezentációt. Utóbbi dolgozatomat lehetőségem volt a 2015-ös Országos Tudományos Diákköri Konferencia Műszaki Tudományi Szekciójában is bemutatni. A tudományos diákköri munka során a modern memória technológiák mélyebb megismeréséhez először irodalomkutatást végeztem. A különféle technológiákhoz köthető IEEE (Institute of Electrical and Electronics Engineers) és ACM (Association for Computing Machinery) cikkeken felül ebben nagy segítségemre volt több, a területről készült áttekintő tanulmány. Ezek közül kiemelném a Nanyangi Műszaki Egyetem kutatóinak, Hao Yu és Yuhao Wang professzoroknak a kötetét, amelynek címe: Feltörekvő nano-léptékű perzisztens memóriák tervezési vizsgálata [13]. Továbbá az Avalanche Technology intézményvezetője, Xiaobin Wang által szerkesztett gyűjteményt, a Fémes Spintronikai Eszközök címűt [14]. A kigyűjtött adatokat értékelve kiválasztottam a legígéretesebb technológiát a részletesebb vizsgálathoz. Ezt követően a technológia fizikai hátterét tekintettem át, a szimulációs modellek jobb megértéséhez. Mivel a magasabb RTL (Register-Transfer Level), ESL (Electronic System Level) modellezési szintű vizsgálatokhoz az alacsonyabb, áramkör szintű mérési eredményekre mint bemenő paraméterre van szükség, először a memória cella szimulációs méréseit végeztem el. Az áramkör szintű méréshez a SPICE (Simulation Program with Integrated Circuit Emphasis) egy új változatát, az NVMSpice-t használtam, mivel ez a szoftver képes a perzisztens memória eszközök belső állapotát is figyelembe venni [15]. Az áramkör szintű méréseket RTL szintű mérésekkel folytattam. Erre egy memória-architektúra szimulációs eszközt, az NVSim-et használtam. Az eszköz a Hewlett Packard CACTI [16] programcsalád funkcióit viszi tovább, így a memóriachip kapcsolóhálózatának automatikus optimalizácíóval egybekötött modellezését teszi lehetővé. A modellezett chip alkalmazásához szükséges főbb paramétereket is meghatározza. Akárcsak az NVMSpice-nál, itt is a szoftver perzisztens memóriák támogatása miatt esett erre a választás. 16

17 2 Számítógépekben használt memória típusok és technológiák A memória-rendszerek egyik legfrissebb, részletes és mélyreható tanulmánya, a Bruce Jacob, Spencer W. Ng, David T. Wang szerzőhármas 2007-es Memória-rendszerek: Cache, DRAM, Diszk című könyve [17]. A kötet mérföldkő a memória szakirodalomban, mivel addig példátlan mélységben és részletességgel tárgyalja a memória-rendszerek elemeit, a háttértártól a gyorsítótárig és a rendszerszintű összefüggésekre, jelenségekre is rávilágít. Összefoglalómban elsősorban az ő munkájukra támaszkodom, amit helyenként a kaliforniai Számítógép Történeti Múzeum weblapján [18] található képekkel, illusztrációkkal, történeti adatokkal egészítettem ki. 2.1 Hagyományos memóriatípusok áttekintése SRAM Az statikus közvetlen hozzáférésű memória (SRAM) története szorosan kapcsolódik az integrált áramkörök (IC = Integrated Circuit) és félvezető eszközök fejlődéséhez, mivel ez volt az első IC-vel megvalósított memória típus. Az ötlet már az iparág kezdetén, a 60-as évek elején fölmerült. Egy interjúban Gordon Moore úgy nyilatkozott a Fairchild Semiconductor-nál töltött időszakáról, hogy Bob Norman már 1961-ben fölvetette az integrált memória ötletét, több flip-flop egy chipre integrálását. A cég a technológia akkori szintvonalán még nem tartotta praktikusnak az ötletet [19] ábra - Az első dedikált félvezető memória az Electronics magazin címlapján 1966-ban [20] Az első modern SRAM akkor még csak RAM memória cellát 1969-ben, John Schmidt tervezte, szintén a Fairchild Semiconductor-nál. Ez már a cég MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) tranzisztorát használta és 64-bit kapacitású volt. Az első bipoláris tranzisztort használó memóriát, a Schottky TTL (Schottky Transistor Transistor Logic) alapú 3101-est az Intel hozta forgalomba, ugyanúgy 1969-ben. 17

18 IC eszköz révén, az addigi memóriáknál sokkal gyorsabb volt. Megjelenését követően az SRAM elengedhetetlen lett a gyors számítógép rendszerek építéséhez. Kezdetben, azért is hogy egy közvetlenül szoftverből vezérelt, ún. scratch-pad, (jegyzettömb) memóriát biztosítson, ami a háttértárral ellentétben, a processzorhoz hasonló szó szemcsézettségű címteret használ és azzal összevethető sebességű. A DRAM megjelenését követően főtárnak inkább ez utóbbi, olcsóbb technológiát alkalmazták. Az SRAM is ekkor kapta meg a mai nevét adó statikus jelzőt, mivel meg kellett különböztetni, az újabb, dinamikus memóriától. A később tárgyalt DRAM memóriával ellentétben, a modern SRAM memóriák fejlődése, különösen a PC-knél, nehezebben nyomon követhető, mivel az SRAM elsődleges alkalmazási területe a gyorsítótár lett, s ezt vagy a processzorba, vagy az alaplapra integrálták. Előbbire az SRAM különösen alkalmas, mivel ugyanúgy CMOS gyártás technológiával készül, mint a processzor, így könnyen integrálható a chipbe. Az SRAM memória fejlődése ezért szorosan összefonódott a processzoréval. Az SRAM mikrostruktúrája az elemi SRAM cella Az elemi SRAM cella lelke, a két keresztbe kötött inverter alkotta flip-flop, egy bistabil billenőkör (2-2. ábra). Az áramkör két stabil állapottal rendelkezik. Az egyik inverter bemenete a bitet (BL), a másik ennek inverzét tárolja (BL ), mindaddig, amíg az áramkört tápfeszültséggel látjuk el. Az áramkör visszacsatolása ugyanis folyamatosan regenerálja a feszültségszinteket. BL WL BL 2-2. ábra - SRAM elemi cella inverterekkel ábrázolva Sajnos ez az önszabályozás a mai SRAM memóriáknál már nem elegendő a cella adattartalmának védelmére a környezeti hatásokkal szemben. Az egyre kisebb csíkszélességű gyártás, egyre kisebb tárolt töltést és egyre nagyobb szivárgási áramokat hozott magával. 18

19 Mára az SRAM az egyik legérzékenyebb memória típus a háttérsugárzás, vagy EM interferencia szempontjából. Gyakran különösen szerver környezetben a memóriát hibaellenőrző és javító, ECC (Error-Correcting Code) áramkörökkel egészítik ki. Ez az érzékenység az egyik oka, hogy a mindössze négy tranzisztor igénylő LL4T (Loadless Four Transistor) cella helyett a kevésbé érzékeny, de nagyobb, teljes, hat tranzisztoros CMOS cella használata az általános (2-3. ábra). Vdd WL T3 T4 T5 T6 T1 T2 BL BL BL WL BL 2-3. ábra - LL4T és teljes CMOS SRAM cellák [21] Az SRAM makrostruktúrája A kapcsoló hálózat egyszerűsítése és a felhasznált logikai kapuk számának minimalizálása érdekében a cellák mátrix szervezésben vannak, amit bitmezőnek is hívunk. Kis kapacitású SRAM memória esetén az ún. szószervezés használatos (2-4. ábra). Nagyobb kapacitású memóriáknál módosított bitszervezés a jellemző, amit később fogok bemutatni. Szószervezésnél a mátrix n darab vízszintes szóvezetékekből (WL = Word Line) és m darab függőleges bitvezeték párból (BL = Bitline és BL avagy BLB = Bitline Complement) áll. Minden szóvezeték és bitvezeték pár metszéspontjaiban egy elemi SRAM cella van bekötve. Ennél a szervezésnél csak a mátrix sorai címezhetők. Minden sor adott szóhossznyi (8, 16, 32, ) oszlopból áll. Mindig egy szóhossznyi adatot olvasunk ki, vagy írunk be. A 2-4. ábra 128 bites memóriájánál n=8, m=16. A sorok címzéséhez log 2 (n), azaz 3 darab címvezeték (A0 A2), és n-nyi, azaz 8 darab sorvezeték (WL0 WL7) szükséges. Az egyszerre kiolvasott és beírt szóhossz m-nyi, azaz16 bit (BIT0 BIT15). 19

20 2-4. ábra - Szószervezésű SRAM makro- és mikrostruktúrája [21] Az SRAM működése A cellák írását és kiolvasását a vízszintesen szóvezetékre kötött két hozzáférési tranzisztorral (access transistor) valósítják meg. Az előfeszítő (precharge) áramkörök a ponált (BL) és negált (BL vagy BLB) bitvezetékeket az 1-es logikai szint feszültségére húzzák fel, majd lekapcsolódnak (2-5. ábra). A bitvezetékek a saját kapacitásuk segítségével a feszültségszintet megtartják. Az 1-es szintre húzás azért hasznos mivel a celláknak könnyebb és gyorsabb a bitvezetéket 1-ről 0-ra lehúzni, mint fordítva ábra - SRAM elemi cella írás és olvasás idődiagramja [21] A sordekóder áramkör (a 2-4. ábran nyolc darab ÉS kapuval megvalósítva) a címvezetékek értékeit dekódolva, az adott, i-edik szóvezetékre logikai 1-es értéket visz. Ekkor az adott sor összes cellája kinyit, s a cellák invertereiben őrzött értékek a ponált és negált bitvezetékekre kerülnek. Az érzékelő erősítők (SA = Sense Amplifier) érzékelik a ponált és negált bitvezeték feszültség különbségét, s a kimenetükön megjelenik a cella tartalma (BIT0 BIT15). 20

21 Íráskor a bitvezetékek meghajtó áramkörei nem kapcsolódnak le a vezetékekről. A ponált és negált bitvezetékekre ráadjuk a beírandó logikai értékeket: j-edik Bit = 1 BL j = 1, BL j = 0 j-edik Bit = 0 BL j = 0, BL j = 1) Az i-edik sor összes cellája a hozzáférési tranzisztorain keresztül felveszi a bitvezetékek által rákényszerített értéket, mivel a bitvezetékek meghajtó tranzisztorai erősebbek, mint a cellák tranzisztorai. Az elődekódolás Nagyobb memóriáknál probléma, hogy a sordekóderben szám szerint sok, és sok bemenettel rendelkező azaz nagy Fan-in értékű kaput kell használni. Ezek kevésbé hatékonyak, mint a kevesebb bemenetű így kisebb Fan-in értékű kapuk. Erre egy jó megoldás az elődekódolás, amikor a dekódolást több lépésre bontva, nagyobb mélységű, de hatékonyabb dekódoló áramkört kapunk. Bruce Jacob a következő példával illusztrálja könyvében az elgondolást (2-6. ábra). 8 bit nem-invertált cím 256 szóvezeték 8 bit invertált cím Elődekódolók 2-6. ábra - Egyszerű (a) és elődekodólásos dekóder (b) [21] Vegyünk egy i = 8, m = 32, 256x32-es, szószervezésű memóriát! Egy egyszerű dekóder 256 db, 8-bemenetű ÉS kapuval dekódolja a címet. Ha a címet két 4-bites részre bontjuk, akkor azokat db 4-bemenetű ÉS kapuval elődekódolhatjuk, majd 256 db, 2-bemenetű ÉS kapuval fejezzük be a dekódolást. Az elődekódolás ugyan több kaput használ és hosszabb jelutakhoz vezet, de darabra sokkal kevesebb csak 32 db sok bemenetes kaput használtunk, amik ráadásul kevesebb bemenettel rendelkeznek. A gyakorlatban az elődekódolás haszna SRAM-nál szinte mindig indokolttá teszi a használatát. 21

22 A módosított bitszervezés A még nagyobb memóriáknál már maga a szószervezés sem praktikus, mivel a címbitekből dekódolt sorválasztó vezetékek száma túlontúl nagy lenne. Például i = 12 bit esetén 2 12 = 4096 sorból állna a mátrix, ami még 64-bites szóhossz mellett is aránytalan lenne. A nagyobb memóriáknál ezért bitszervezést szokás alkalmazni, ahol a címbitek egyik fele (n-bit) a sort, a másik fele (m-bit) az oszlopokat azonosítja. A közönséges bitszervezés esetén miden sor-oszlop metszéspontban egy-egy ÉS kapuval engedélyezzük a cellát. Mivel ez még több kaput vinne a mátrixba, ezért az elterjedtebb megoldás ennek egy módosított változata. A kiválasztás helyett inkább a kimeneteket szűrjük multiplexerrel, amit az oszlopok címbitjeivel vezérlünk (2-7. ábra) ábra - Módosított bitszervezésű SRAM [21] A multiplexerek azt is lehetővé teszik, hogy több oszlop osztozzon ugyanazon az érzékelő erősítőn, így helyet és energiát spórolhatunk. Az osztott szóvezeték (DWL = Divided Wordline) Adott méret felett azonban nem egyetlen bitmezőt, hanem hierarchikus felépítésű struktúrát használunk. Ennek oka, hogy az osztatlan SRAM mátrixban a szóvezetéknek a sor összes 22

23 celláját meg kell hajtani. Minden oszlopban lesz egy-egy aktív cella, amelynek a tranzisztorai fölöslegesen dolgoznak, mivel az oszlopok csak egy részét használjuk. A hosszú szóvezetékek parazitív kapacitása és ellenállása is egyre jelentősebb lesz. Ezen problémák enyhítéséhez vezették be az osztott szóvezetéket (2-8. ábra). Ekkor a bitmezőt blokkokra osztjuk. A globális szóvezeték (GWL = Global Wordline) egy blokkválasztó jellel (BS = Block Select) ÉS kapukon át, csak a cellák adott blokkba eső részét nyitja meg. Ezeket egy rövidebb, helyi szóvezetékre (LWL = Local Wordline) kapcsoljuk. A blokkválasztó jel generálásához a cím egyes bitjeit használjuk ábra - Osztott szóvezetékes dekódolású SRAM [21] A hierarchikus sordekódolás (HWD = Hierarchical Word Decoding) Ahogy a szóvezeték hossza adott méret felett probléma, úgy ugyanez a GWL vezetékre is áll. A HWD szervezés a problémát egyszerűen úgy oldja meg, hogy újabb szinteket visz a sordekódolási sémába (2-9. ábra) ábra - Hierarchikus sordekódolás [21] 23

24 Az SRAM interfésze A vezérlése függhet közvetlenül a bemenetek megváltozásától, ilyenkor az SRAM-ot aszinkronnak szokás tekinteni (2-10. ábra - Aszinkron SRAM blokk és idődiagramaj ábra). Ezt a megoldást elsősorban akkor alkalmazzuk, ha az SRAM-hoz közvetlenül processzort, mikrokontrollert kapcsolunk és főtárként használjuk ábra - Aszinkron SRAM blokk és idődiagramaj [21] Ha a vezérlés egy külső órajelhez kötött, akkor szinkron SRAM-ról beszélünk, dacára, hogy az órajellel csak az memória interfésze van szinkronban. A belső működése továbbra is aszinkron módon zajlik, s a külső órajel csak a folyamat elejét/végét jelöli ki. Ez a megoldás a gyorsítótár alkalmazásoknál elterjedt, s ekkor a minél gyorsabb hozzáférés a legfontosabb paraméter. Az SRAM ciklusidejét azonban nehéz tovább csökkenteni. (Vagy nincs már gyorsabb IC alkatrész, vagy azt beágyazott/integrált környezetben túl drága lenne alkalmazni). Ezekben az esetekben elterjedt a futószalagos burst üzemmód (pipelined burst mode) használata (2-11. ábra) ábra - Pipelined Burst Mode SRAM blokkdiagramja [21] 24

25 A megoldás lényege, hogy interfész áramkörökkel becsomagoljuk a memóriát. Ezek a környezettel egy nagyobb, a memóriával kisebb órajelen kommunikálnak. Az SRAM szóhosszát a burst üzemmódú adatátvitel számsorosára (PBnum) növeljük. (2-12. ábra). Ez ugyan lehetővé teszi az SRAM használatát egy sokkal gyorsabb környezetben, de a késleltetés növeltük a nagyobb átviteli sebesség eléréséhez. A ábra példájánál maradva, az N-1-es ciklusban indított olvasás eredménye, csak a N+ PBnum ciklusban lesz elérhető ábra - Pipelined Burst Mode SRAM idődiagramja [21] DRAM Az első dinamikus közvetlen hozzáférésű memóriachipet az IBM kutatója, az a Robert H. Dennard találta fel 1966-ban, akiről később a Dennard skálázást is elnevezték. Az első kereskedelmi forgalomban kapható eszközt, a 1103-as memóriachipet az Intel hozta ki 1970-ben (2-13. ábra). A következő évtizedekben a DRAM eszközök architektúrája folyamatos, fokozatos fejlődésen ment keresztül. Egészen a 1990-es évek közepéig, ez egyetlen irányba, a nagy kapacitású, olcsó, általános felhasználású eszközökre összpontosult [22]. A 2000-es évek végére a memória-rendszerekkel szembeni sokféle követelmény a fejlődés több ágra bomlásához vezetett. A DRAM családfa egyes ágai a ábra - Tokozatlan DRAM chip a különböző, az adott terület szempontjából régebbi ferritgyűrűs memória rácsán [20] kritikus jellemzőket helyezik előtérbe. (2-14. ábra). 25

26 2-14. ábra - A DRAM technológiák családfája [22] A DRAM mikro- és makrostruktúrája A dinamikus közvetlen hozzáférésű memória (DRAM) elemi cellája egy elérési tranzisztorból és egy adattároló kondenzátorból áll (2-15. ábra). A memóriát dinamikus mondjuk, mert a tárolt töltés idővel elszivárog, így a cella tartalmát időnként frissíteni kell. (A cella tartalmát ki kell olvasni, majd visszaírva, helyreállítani a kondenzátor töltését). Ennek oka, hogy a töltést tároló kondenzátor szigetelése nem tökéletes és az elérési tranzisztor zárt állapotában is van még szivárgási áram ábra - DRAM makro- és mikrostruktúrája [23] 26

27 A kapcsoló hálózat egyszerűsítése és a felhasznált logikai kapuk számának minimalizálása érdekében a cellákat módosított bitszervezésbe helyezik (2-15. ábra). Vízszintesen soronként szóvezetékek (WL), függőlegesen oszloponként bitvezetékek (BL) futnak. Minden szó- és bitvezeték keresztezési pontjába egy-egy elemi DRAM cella van bekötve. A DRAM működése Egy szóvezetékre feszültséget adva, a sor összes cellája kinyit és a kondenzátorok töltése a bitvezetékekre jut. Ez a töltés a bitvezetékek parazitív kapacitásához képest rendkívül kicsi, gyakran csak ~1/10-e a vezetékének, ezért a sor megnyitása előtt, a bitvezetékeket előfeszítjük (precharge) a logikai magas (1-es) és alacsony (0-s) szintek közti feszültségre (2-16. ábra) ábra - Érzékelő erősítő feszültség diagramja [23] A kondenzátorok ezt a feszültséget húzzák el a magas, vagy alacsony feszültségszint felé. Az előtöltött feszültséggel összehasonlítva, az érzékelő erősítők már képesek ezt a változást érzékelni. Ezt követően az erősítő a feszültség elmozdulásának megfelelően a bitvezeték feszültségét a magas, vagy alacsony feszültségszintre húzza. Mivel a kondenzátor még a bitvezetékre van kapcsolva, evvel a cella tartalmát is visszaírja. A hozzáférés lépései Az erősítők tartalmából az oszlop multiplexer választja ki, s továbbítja a chip kimenetére az oszlopcímnek megfelelő biteket. A sor- és oszlop dekóderek illetve az oszlopok kimeneti multiplexereinek feladatai megegyeznek a módosított bitszervezésű SRAM-nál leírtakkal, de működésük rendje eltérő (2-17. ábra). 27

28 A korai DRAM-oknál fontos volt a chip lábainak számát minimalizni, mivel a gyártási költségekben ez meghatározó volt. Ennek máig tartó következménye, hogy a sor és oszlop címet két lépésben idő multiplexeléssel visszük át a cím buszon. Ezért a hozzáférés lépései is szétváltak sor- és oszlophozzáférésre ábra - A többfázisú DRAM hozzáférési protokoll [23] Az előfeszítést követően először mindig egy-egy lapnak (page) is hívott sort nyitunk meg. A DRAM típusától függően ezután egy, vagy több oszloplekérdezés történhet a lapból, majd a lap lezárása után ismét megkezdődhet a bitvonalak előfeszítése az új sornyitáshoz. A DRAM chipen belüli szervezése Egy DRAM chipen belül több bitmező is lehet, a mezőkhöz tartozó saját érzékelő erősítőkkel és adatpufferekkel együtt (2-18. ábra) ábra - Többites kimenetű DRAM-ok szervezése [23]

29 Ha a mezőket együttesen, egyszerre vezéreljük, akkor ezek egy bankot alkotnak. Ekkor a bank a bitmezők számától függően több (2, 4, 8, ) bitet fog egyszerre kiolvasni vagy beírni, a bitmezők párhuzamos működése folytán. Egy DRAM-on belül több bank is lehet, és a bankok egymástól függetlenül üzemelnek. Az egyik bank végrehajthat éppen frissítést, míg a másik sornyitást végez, egy harmadik meg adatkivitelt. A DRAM a műveleteket időben összefésülheti (interleaving). Például ha egy bank minden 10 ns-onként tud új adatot kibocsátani, akkor két bank váltott üzemeltetésével a DRAM egésze erre már minden 5 ns-onként képes. Aszinkron DRAM 1970 A 70-es években, az Intel 1103-as DRAM eszközének megjelenése után, a gyártók számos DRAM chipet dobtak piacra. Az eszközök nem voltak szabványosítva, s mindegyik új eszköz tartalmazott valami egyedi újítást, ami javított az elődök teljesítményén. A korai eszközöket még órajel vezérelte, de az évtized közepére az aszinkron interfészek lettek általánosak. Ez a megoldás elméletileg jobb teljesítményt tett lehetővé (2-19. ábra). Az aszinkron DRAM-ok egy cím- és egy adatbusszal rendelkeznek. A memória irányítása vezérlőjelekkel történik (WE = Write Enable, CAS = Column Address Strobe, RAS = Row Address Strobe), melyek fel- és lelépő élei váltják ki és időzítik a hozzáférés műveleteit ábra - FPM DRAM blokkdiagramja [22] 29

30 Akárcsak a korábbi szinkron eszközöknél, ezeknél az aszinkron DRAM chipeknél is minden adathozzáférés alkalmával újra végre kellett hajtani a sor aktiválás és oszlop választó lépéseket (2-20. ábra). Még akkor is, ha a processzor ugyanabból a sorból akart olvasni, amit az előző művelet már megnyitott ábra - Aszinkron RAM - Olvasás időzitési diagramja [24] FPM DRAM (Fast Page Mode DRAM) 1980 Az FPM DRAM ezt a hátrányos tulajdonságot igyekezett orvosolni, a (gyors) lapolvasás (fast page mode) bevezetésével. Ha két oszlop olvasás közt a sorcímet tartanánk, akkor azonos sorcímzés mellett több, más-más oszlopcímzésű hozzáférés is végrehajtható lenne az ismételt sornyitási késleltetés nélkül (2-21. ábra) ábra - FMP RAM - Olvasás időzitési diagramja [24] 30

31 Ezt a megnyitott, azaz a DRAM cellákból az érzékelő erősítőkbe (sense amplifiers) olvasott sort hívjuk lapnak, innen az üzemmód neve. A teljesítményt a page mode azért javítja, mert az érzékelő erősítők így gyakorlatilag gyorsítótárként működnek, kihasználva az adat lokalitását. A tipikus hozzáférés során ugyanis a kért adatok többnyire egymás melletti címeken érhetők el. A korábbi chipekben erre a működésre még nem volt mód, mivel az érzékelő erősítők a chipen kívül voltak. Az FPM RAM-ok egészen a 1990-es évek elejéig népszerűek voltak EDO DRAM (Enhanced Data Out DRAM) 1990 Az EDO DRAM az FPM RAM lapolvasó módját tovább finomítja, ezért az irodalomban hyper-page mode DRAM-ként is hivatkoznak rá. A kimeneti meghajtókhoz még néhány tranzisztort adva, egy latch-et hoztak létre az érzékelő erősítők és a DRAM kimenete közt. Ez a puffer lehetővé teszi, hogy a következő oszlophozzáférés művelet már az adatátvitel közben megkezdődhessen (2-22. ábra). A megoldás a sornyitást is gyorsítja, mivel a sor zárása és a bitvezetékek előfeszítése is korábban megkezdődhet. Az EDO 10-15%-al gyorsabb hozzáférést biztosított az FPM-hez képest ábra - EDO RAM - Olvasás időzitési diagramja [24] BEDO RAM (Burst EDO DRAM) 1990 A BEDO DRAM egy újabb finomítása a lapolvasásnak. Mivel az oszlophozzáférések többsége sorfolytonos, ezért az Burst ( robbanó ) módban csak a kezdő oszlopcímet küldjük el 31

32 a memóriának, ami egy beépített számláló segítségével önállóan állítja elő a burst hosszának megfelelő számú, rákövetkező oszlopcímeket (2-23. ábra). A következő oszlophozzáférést még a vezérlő váltja ki ábra - BEDO RAM - Olvasás időzitési diagramja [24] Ez a belső címgenerálás gyorsabb, mint a címátvitel, mivel a jel fizikailag kisebb utat kell megtegyen. A gyakorlatban ez az EDO DRAM-hoz képest 30%-al rövidebb kiszolgálási ciklusidőhöz vezetett. Maga a BEDO DRAM széles körben nem terjedt el, de a bevezetett burst módot minden későbbi DRAM típus használja. SDRAM (Synchronous DRAM) 1990 Az eddig tárgyalt DRAM típusok mind aszinkron eszközök és fejlődésük fokozatos, apró változtatások sorozatán át zajlott. Az SDRAM szakított evvel a trenddel. Apró fejlesztések helyett éles váltást jelent a DRAM memóriák történetében, s az első modern, általános memóriának számít a Bruce Jacob féle DRAM családfában (2-14. ábra). A régebbi eszközökhöz képest három pontban lehet a SDRAM újdonságait összefoglalni: a memória szinkron eszköz, minden SDRAM több bankkal rendelkezik és maga az eszköz is programozható (pl. állítható a burst hossz). Ehhez természetesen saját, az eszközbe épített vezérlésre volt szükség (2-24. ábra). A vezérlő jelek már nem irányítják közvetlenül a memóriát, hanem egy beépített memóriavezérlőnek adnák parancsokat. A burst módban ezért nem kell minden kiolvasáshoz a vezérlőjelet is változtatni (2-25. ábra). 32

33 2-24. ábra - SDRAM blokkdiagramja [22] ábra - SDRAM - Olvasás időzitési diagramja [24] 33

34 Az éles váltás miatt az új memóriák kompatibilitása a különféle rendszerekkel, csak a gyártók együttműködése és egy szabvány lefektetése által volt garantálható. A JEDEC (Joint Electron Device Engineering Council) lett az a szervezet, ahol a továbbiakban meghatározták az SDRAM eszközök szabványait. Törekvéseik sikerét jól mutatja, hogy az SDRAM szinte minden ma használatos modern DRAM család (DDRx, GDDRx, MobileRAM) ősének tekinthető. Az SDRAM gyártása a chipbe integrált nagyszámú logikai áramkör miatt ugyan sokkal drágább volt, mint a korábbi aszinkron memóriáké. Ez a költség azonban a memória kapacitásától független, így a nagyobb kapacitású chipnél már nem volt jelentős kiadás. A kiszámíthatóbb időzítések egyúttal sokkal skálázhatóbb memóriává tették, így a típus és változatai nagy órajeleket használtak és a PC-k legelterjedtebb memória fajtái lettek. DDR SDRAM (Dual Data-Rate SDRAM) 2000 A DDR SDRAM azt használja ki, hogy az SDRAM topológiáját követő DRAM-okban az adatvezetékek terhelése sokkal kisebb, mint a parancs és címvezetékeké, így azok nagyobb órajelen is üzemelhetnek (2-26. ábra) ábra - SDRAM topológia [24] 34

35 A DDR memóriák a busz órajelük felfutó és lefutó élén is adatátvitelt hajtanak végre (2-27. ábra). Az átvitel szinkronizácíójához a központi órajelhez képest 90 -al eltérő fázisú második órajel szolgál (DQS = Data Strobe Signal). Ezt olvasáskor a beépített-, íráskor pedig a központi memóriavezérlő szolgáltatja ábra - DDR SDRAM - Olvasás időzitési diagramja [23] Az I/O interfészt leszámítva (2-28. ábra) a DDR SDRAM belső felépítése gyakorlatilag megegyezik a megkülönböztetéshez ma SDR-nek (Single Data-Rate) hívott régi SDRAM-éval. A lényeges különbség a működésben van. A nagyobb órajelű átvitel kiszolgálásához a DDR SDRAM párhuzamosan mindig kétszer annyi bitet visz át a bitmezőktől a kimenetekre. Ennek jelölésére a DDR gyártók az M-bit prefetch kifejezést használják, ami a DRAM belső adatszélességének és a külső busz adatszélességének arányát fejezi ki ábra - DDR SDRAM I/O interfész [22] 35

36 DDR2 & DDR3 SDRAM (napjainkig) A DDR2-es és DDR3-as DRAM típusok a memória gyártásköltségének jelentős növelése nélkül kívánnak nagyobb teljesítményt nyújtani. Ehhez 4 illetve 8-bitre növelték a prefetch szélességét (2-29. ábra). Evvel párhuzamosan a memóriamodulok buszfrekvenciáját is megduplázták az előző típushoz képest (1-3. ábra) ábra - DDR2 SDRAM I/O interfész [22]] A disszipáció csökkentése érdekében egyre kisebb feszültségszinteket használtak. A DDR2 és DDR3 memóriáknál a lezáró ellenállások az alaplapról a chipbe kerültek és programozhatóvá váltak, így javultak a memóriák jel/zaj viszonyai. 36

37 2.2 Új típusok és technológiák Technológiai és működési elvüket tekintve, három fő ágra bonthatjuk a friss fejlesztéseket: Hagyományos, töltés alapú eszközök Más tárolási elvet használó eszközök Új alapanyagú eszközök (nem szilícium) Hagyományos, töltés alapú eszközök Ezek az eszközök akárcsak a DRAM tárolt töltés formájában hordozzák az adatot. Közös jellemzőjük, hogy a DRAM lassú működését okozó kondenzátort más, gyorsabb alkatrésszel kívánják kiváltani. Nagy előnyük, hogy előállításukhoz a hagyományos félvezető gyártástechnológiákat csak minimális mértékben kell módosítani. TTRAM (Twin Transistor RAM) A TTRAM két, SOI-n (Silicone On Insulator) létrehozott sorba kapcsolt tranzisztorból áll (2-30. ábra) ábra - TTRAM cella [25] ábra - TTRAM írások idődiagramja [25] A második tranzisztor a kondenzátor szerepét tölti be, a lebegő test (floating body) effektust kihasználva. Ez a SOI gyártástechnológia egy káros mellékterméke volt, amikor töltés szorult a tranzisztor és a szigetelő réteg közé (SN). Az eszköz előnyt kovácsol ebből és adattárolásra használja. (2-31. ábra). Alacsony (~10 1 ) jelszint-különbsége miatt érzékeny a zavarokra, ami kis csíkszélességnél hatványozottan jelentkezik, s ekkor ellenőrző (például ECC) technológiával kell kiegészíteni. 37

38 Z-RAM (Zero-capacitor RAM) A Z-RAM egy későbbi fejlesztés 2006-ból, az Innovative Silicon cég által [26]. Ebben az eszközben már a cella kiválasztását és az adattárolást is ugyanaz az egy tranzisztor végzi. Akárcsak a TTRAM-nál, a töltést itt is a lebegő-test effektus hordozza (2-32. ábra) ábra - 2. generációs Z-RAM [27] A legfőbb probléma ennél az eszköznél is a túl kicsi jelszint különbség volt. Az első generációs chipnél csak csekély jelszint különbséget tudtak elérni. A második generációnál ezt egy nagyságrenddel tudták növelni (2-33. ábra). Az eszköz ígéretes memóriának számított, rendkívül nagy felületi bitsűrűséget biztosíthatott volna, de jó tulajdonságai dacára mégse terjedt el ábra - 2. generációs Z-RAM kiolvásási áram idődiagramja [26] 38

39 Az AMD és a Hynix a memóriát licenszelte, de sosem használta. (A T-RAM megjelenését követően az AMD inkább ez utóbbi, perspektivikusabb technológiára koncentrált.) 2010 márciusában az Innovative Silicon még belekezdett, hogy a drágább SOI technológia helyett az olcsóbb és elterjedtebb CMOS technológiával is megvalósítsa a chipet, de a fejlesztés félbeszakadt. A cég 2010 júniusában megszűnt, szabadalmait a Micron Technology kapta meg. A lebegő-test memóriáknak a kegyelemdöfést a SOI technológia fejlődése adta meg, ugyanis az egyre kisebb csíkszélességű gyártástechnológiáknál a lebegő-test töltés is egyre csökkent, így az effektust egyre nehezebb használni. T-RAM (Thyristor Random-Access-Memory) (napjainkig) A T-RAM a tirisztor természetes NDR (Negative Differential Resistance) karakterisztikáját használja [28] (2-36. ábra). A gyors programozhatóságot a kapura kötött parazitív-kondenzátor teszi lehetővé [29] [30] (2-34. ábra) ábra - T-RAM cella [31] I Thyristor (Log Scale) On State 40 A/Cell Off State 10pA/Cell ábra - T-RAM idődiagramja [31] V Thyristor ábra - Thyristor I-V karakterisztikája [29] Jelszint-különbsége különösen magas (2-35. ábra). Három terminálos eszközként a makrostruktúrája az SRAM-ra hasonlít, de működését tekintve inkább a DRAM-hoz áll közelebb. Az olvasás nem destruktív, és frissíti a cellát, de kellően gyakori hozzáférés nélkül az alacsony jelszintről a cella felszivárog, ezért frissíteni is kell [31]. 39

40 A T-RAM nem igényel új gyártástechnológiát, jó paraméterekkel rendelkezik és 2007-ben 130 nm-es SOI technológiával már rövid tesztsorozatot, több mint 2500 szeletet készítettek belőle (2-37. ábra). Ezért meglátásom szerint a T-RAM az egyik legígéretesebb új memória technológia ábra 130 nm-es SOI technológiával készült T-RAM [32] A szabadalom a T-RAM Semiconductors kizárólagos tulajdona ben az AMD még arról nyilatkozott, hogy 32 és 22 nm csíkszélességű processzoraiban kívánja gyorsítótárként felhasználni, de ez nem valósult meg. Kutatásom kezdetén, 2013-ban a technológiáról már több éve nem született új IEEE vagy ACM publikáció, így megfelelő áramkör vagy chip modell hiányában nem volt lehetőségem részletesebb vizsgálatára. A dolgozat összeállításakor 2015 nyarán már megjelent néhány új IEEE cikk, de a további vizsgálatokhoz megfelelő modell sajnos még mindig nem elérhető. Más tárolási elvet használó eszközök Ezek az eszközök az adatot mind ellenállás értékként tárolják. A változtatható ellenállású alkatrészeik működési elve azonban merőben eltérő. A hagyományos, töltés alapú eszközökhöz képest komoly gyártástechnológiai fejlesztéseket igényelnek, mivel új anyagokat és nanoszerkezeteket használnak. MRAM (Magnetoresistive Random-Access-Memory) (napjainkig) Az MRAM elemi cellájában az adatot egy mágneses alagútkontaktus (MTJ = Magnetic Tunneling Junction) mágneses rétegeinek polarizációja hordozza. Az MTJ egy rögzített és egy vékonyabb szabad mágnesezettségű rétegből áll, amelyeket egy néhány nanométer vastag szigetelő réteg, az alagút gát választ el egymástól (2-38. ábra). Az eszköz alagutazó mágneses ellenállása 40

41 (TMR = Tunnel magnetoresistance) a rétegek mágnesezettségeinek egymáshoz képesti irányától függ (2-39. ábra) ábra - MTJ szerkezete ábra - MTJ ellenállása [33]] Az MTJ gyártásánál a kihívást a hagyományos félvezető eszközökhöz képest a szokatlan ferromágneses és szigetelő anyagok alkalmazása, valamint a nanorétegszerkezet kialakítása jelenti. A HKMG (High-K, Metal Gate) MOSFET-ekkel szerzett tapasztalatokkal van átfedés, de az MTJ és egyéb spintronikai eszközök további gyártástechnológiai fejlesztéseket igényelnek től kezdve számos cég kezdett MRAM fejlesztésekbe, köztük a Motorola, az IBM és számos kifejezetten a magnetorezisztens memóriafejlesztésre létrejött start-up, mint pl. a Motorola-ból kiváló Freescale, a Crocus Technology vagy nemrég a Freescale-ből kiváló Everspin. Szabadalmak tekintetében a technológia a sok párhuzamos fejlesztés miatt meglehetősen hányattatott sorsú. A szabadalmak számos cég közt oszlanak meg, s a megengedő amerikai szabadalmi rendszer miatt nehéz átlátni vagy bizonyítani, hogy ki mire jogosult. A kereskedelmi forgalomban kapható első MRAM chipeket a Freescale dobta piacra 2004 júniusában. Az elemi cella felépítése szinte megegyezik a DRAM-éval, a kiolvasás is hasonló módon zajlik (2-40. ábra). Írás során a szabad réteg mágnesezettségének beállítása, a régi ferritgyűrűs memóriához hasonlóan, közvetlen indukció útján történik ábra - MRAM cella 41

42 Az írási mód a további fejlesztésnek gátat szab. 90 nm-es csíkszélesség alatt már nem volt megoldható, hogy az írásra használt mágneses indukció az írt cella környezetében ne befolyásolja a többi cellát is. Emiatt a technológia evvel a megoldással nem miniatürizálható tovább. Azonban beágyazott rendszerekben flash és nvsram helyett ma is alkalmazzák, mivel az MRAM sokkal ellenállóbb a háttérsugárzással szemben (2-41. ábra) ábra - Honeywell sugárzés ellenálló MRAM chip [34] STT-RAM (Spin-Transfer Torque RAM) (napjainkig) Az STT-RAM az MRAM második generációja. A további miniatürizáláshoz új, megbízható írási mechanizmus használatára volt szükség. Ez a spinnyomaték-átvitel (STT = Spin-Transfer Torque) jelenség lett, ami az új memóriatípus nevét is adta. Az erősen mágneses rögzített rétegen áthaladó áram elektronjai spin polarizálttá válnak és ez képes a vékony, szabad réteg mágnesezettségének kilendítésére, irányváltására (2-42. ábra) ábra - STT kapcsolás egyszerűsített illusztrációja [14, p. 29] a) Rap Rp kapcsolás (1 0), b) Rp Rap kapcsolás (0 1) 42

43 A jobb skálázhatóságon túl az STT írás további előnye, hogy az indukciónál alacsonyabb feszültség és áramerősség értékeket használ. STT szabadalmakat már 2000-ben bejegyezték, de az első kísérleti eszközt csak 2005 decemberében jelentette be a Sony től kezdve szinte az összes MRAM fejlesztés az STT mechanizmus alkalmazására koncentrál. Akárcsak a merevlemezeknél, az MRAMnál is kívánatos a felületre merőleges mágnesezettség használata, mert így kisebb felületet foglal el egy-egy bit (2-43. ábra). E mechanizmust még csak kísérleti eszközben alkalmazzák. Az első ilyet a Toshiba mutatta be 2007-ben ábra - Eszközsíkbeli és merőleges anizotrópiájú MTJ-k [14, p. 72] A kereskedelmi forgalomban is kapható STT-RAM modulokat az Everspin dobta piacra ban. A memória 64 MBbyte-os kapacitású, DDR3 kompatibilis és 90 nm-es csíkszélességű technológiával készült. Az STT-RAM-ok az egyik legintenzívebb fejlesztés alatt álló memóriacsaládnak számítanak. A fent felsorolt cégek mellett, komoly akadémiai érdeklődés is mutatkozik iránta. Rendszeresen születnek új IEEE, ACM cikkek a technológiával kapcsolatban. RRAM (Resistive RAM) és CBRAM (Conductive Bridging RAM) (napjainkig) Az RRAM és a CBRAM rendkívül hasonló eszközök. Két elektróda közti szigetelőben vezetés létrehozásával és megszüntetetésével, mint egy kapcsolóval tárolnak adatot. A különbség a két eszköz közt a vezetés létrehozásának mechanizmusában van. Bitenkénti írhatóságuk korlátozott, ezért elsősorban tároló osztályú memóriák fejlesztése zajlik a két alkatrésszel. Azért is oly jellemző rájuk a cross-bar architektúra használata esetükben, mert akkor a cellák területe mindössze 4F 2 (F = csíkszélesség). A RRAM-nál egy vékony oxid rétegben hibákat, úgynevezett oxigén lyukakat hozunk létre. Az oxigén ionok és lyukak az elektromos mező hatására a félvezetőkben zajló elektron és lyuk folyamatokhoz hasonlóan mozognak. A szálvezetés létrehozásához először nagyobb feszültséggel formázást kell végrehajtani, amit egy uni- vagy bipoláris RESET-tel részben megszüntetünk (2-44. ábra) 43

44 2-44. ábra - RRAM működése [35] A formázás után kisebb SET, RESET feszültségekkel lehet a az eszközt vezérelni (2-45. ábra) ábra Unipoláris és bipoláris RRAM műveleteinek I-V karakterisztikája A CBRAM-nál a vezetést az egyik elektródáról a szigetelőbe oldódó fém ionok hozzák létre (2-46. ábra). Az elektróda megfelelő anyagból (pl. ezüst, réz) kell legyen és nincs szükség formázásra ábra - RRAM és CBRAM vezetési mechanizmusai [13] CBRAM-ból eddig csak egy kereskedelmi termék jelent meg, az Adesto Technologies 1 MBites, EEPROM-ot kiváltani hivatott chipje. RRAM-ból még csak teszt eszközök elérhetők, de a Crossbar-inc 2015-re ígérte a chipenként akár 1 TByte kapacitású memóriájának megjelenését. 44

45 A rezisztív memóriák elsősorban tároló osztályú eszközök, de jó kapcsolási idejük miatt, ha a bitenkénti írhatóság javul, más alkalmazásuk is perspektívikus. Mivel a tisztán félvezető háttértárak óriási piaci potenciállal rendelkeznek, ezért a rezisztív memóriákat is intenzíven fejlesztik. PCRAM (Phase-Change RAM) (napjainkig) A PCRAM az újraírható optikai lemezekben (CD-RW, DVD-RW) is használt kalkogenid üveg fázisváltozását használja adat tárolására. Az anyag kristályos formában alacsony, amorf állapotában magas ellenállással rendelkezik. Akárcsak az RRAM és CBRAM, ez a memória is használhat cross-bar makrostruktúrát, így nagyon nagy felületi bitsűrűség érhető el vele. Az eszközök első generációja az anyag fázisát a megfelelő profilú fűtéssel változtatta (2-47. ábra) ábra - PCRAM cella (a) és műveletek hőmérsékletigénye (b) [36] Ez lassú és energia igényes volt, így írási ideje ns közé esett és az új perzisztens memóriák közt a legrosszabb, mindössze en írást visel el [37]. Ebből a generációból számos kísérleti, tároló osztályú eszköz készült és a flash memóriát kívánják kiváltani vele. Közülük a legkisebb csíkszélességű eszköz a Samsung által 2012-ben bemutatott, 8 GByte-os, 20 nm-es technológiával készült memória. Ez évben (2015) publikáltak híreket az eszköz egy új generációjáról, ami fűtés helyett az elektromos térerősség segítségével váltja ki a az anyag kristályosodását és amorfizálódását [36, pp ]. Az új eljárással az írási időt sikerült az SRAM-mal összemérhető pikoszekundumokra csökkenteni. A módszer sokkal kisebb energia igénye a bitenkénti írhatóságra is rendkívül kedvezően hat. Ezek az eszközök még korai kutatási fázisba vannak, így nagyon kevés adat áll rendelkezésre róluk. Mivel elegendő adat csak a régebbi, tároló osztályú változatáról érhető el a memóriának, a további vizsgálatra egyelőre nem volt módom. 45

46 Új alapanyagú eszközök (nem szilícium) Grafén eszközök A grafén az egyik legfelkapottabb kutatási terület a nanotechnológián belül, s az anyagból már építettek (unipoláris) tranzisztort (2-48. ábra). Ezek az eszközök rendkívül nagy, akár több THz-es órajeleken is képesek működni ábra - Grafén tranzisztor [38] ábra - Grafén tranzisztor karakterisztikája [38] Azonban felhasználásukat nagymértékben korlátozza, hogy a grafénnek nincs tiltott sávja, így a grafén tranzisztorok nem zárnak le. A Riverside Egyetem kutatóinak sikerült először megkerülniük a problémát, azáltal, hogy a grafén természetes NDR karakterisztikáját használták fel [38]. Ezt a tranzisztor két bemenetének (VDS, VTG) párhuzamos szabályozásával érték el (2-49. ábra). A szerzők fölvetették logikai kapuk építésének a lehetőségét is (2-50. ábra). Kutatásukból azonban még korai lenne a grafén széleskörű digitális alkalmazhatóságára következtetni ábra - Lehetséges grafén tranzisztoros XOR kapu [38] A terület rendkívül új és gyorsan változó, ezért saját szimulációs vizsgálatok még koraiak lennének. 46

47 3 Szimulációs vizsgálatra használt eszközök (szoftverek) Az új eszközök litográfiás gyártása drága, ezért a szimulációs tervező eszközök használata a fejlesztéseknek is integrált része. A szimuláció jellegétől függően különböző mértékű absztrakció engedhető meg a használt modellben. Elengedhetetlen követelmény, hogy a modell kellő hibapontossággal kövesse a valós eszközökön mért eredményeket. További igény, hogy a modell számításigénye igazodjon a modellezett rendszer komplexitásához. Ez a komplexitás nemcsak a szimuláció, hanem tervezés során is komoly akadályt jelent. A VLSI (Very-Large-Scale Integration) eszközök már akkora összetettséggel rendelkeznek, amit az emberi értelem közvetlen módon nem lát át. Az egymásnak ellentmondó igények hierarchikus modellezéshez vezettek. A rendszertervezési problémákhoz hasonlóan, a hardvertervezésben is top-down és bottom-up módszerek terjedtek el, melyek közül az előbbi az általános (3-1. ábra) ábra - Top-down módszer IC tervezésben [39] A rendszert az ember által még átlátható komplexitással modellezzük. Az IC tervezésben bevett szokás, hogy először a viselkedési modellt készítjük el. Ezt követően strukturális modell készül, és abban az egyes izolált elemeket ismét elemezzük, részekre bontjuk. Ezt addig folytatjuk, amíg alapvető, már önállóan megtervezethető, vagy már megtervezett elemekig nem jutunk. A rendszertervezés másik metodikája a bottom-up, vagyis az előbbi módszer fordítottja. Ekkor a kisebb, megtervezett, ismert paraméterekkel rendelkező egységekből lépcsőzetesen építjük fel a rendszert. 47

48 A két módszer kombinálható. A kísérleti memória tervezésnél ez használatos, mivel a részegységek paraméterei általában kemény korlátot jelentenek. 3.1 Szimulációs és tervező eszközök osztályzása Az IC tervezéshez használt EDA (Electronic Design Automation) eszközöket, modelleket és módszereket szokás az1983-ban Daniel Gajski and Robert Kuhn által alkotott Y-diagram szerint osztályozni (3-2. ábra) ábra - Gajski-Kuhn avagy Y-diagram [40] A diagram három tartományra és négy absztrakciós szintre osztja a hardvert leíró modelleket. Fodor Attila és Vörösházi Zsolt, Beágyazott rendszerek és programozható logikai eszközök című könyvükben a következőket írják [40]: A funkcionális tartományban a rendszer viselkede se nek leíra sa t adjűk meg, de nem foglalkozűnk annak re szleteivel, ahogyan a fűnkcio t megvalo sítottűk. A fűnkciona lis tartoma ny a legabsztraktabb megko zelíte st jelenti, mivel a teljes rendszer viselkede se megadhato az algoritmikűs szinten. A ko vetkezo szint a regiszter-a tviteli szint (Register-Transfer) vagyis a regiszter-memo ria-processzor elemek ko zo tti transzforma cio k megada sa. Az adatot egy regiszter, vagy egy memo ria adott cella ja - nak e rte ke, míg a transzforma cio kat az aritmetikai e s logikai opera torok jellemezhetik. Az adat e s veze rle si informa cio a ramla sa definia lhato aka r a regiszter transzfer szintű nyelvi leíra sokkal (RT Language) is, vagy hate konyan szemle ltetheto k gra- 48

49 fikűs mo don az adat-, e s veze rle si- folyam gra fok segítse ge vel (DFG, CFG). A harmadik szint a hagyoma nyos logikai szint, ahol egy-egy fűnkcio megadhato a Boolealgebrai kifejeze sek, igazsa gta bla zatok segítse ge vel. Ve gű l az űtolso szinten az a ramko r mű ko de se t definia lo differencia l-egyenleteket kell definia lni, amely a ha lo - zat feszű ltse ge ben, e s a rama ban to rte no va ltoza sokat hivatott leírni. A strukturális tartományban viszont pontosan a rendszer belso elemeinek fele píte se t e s azok ko zo tt le vo o sszeko ttete seket vizsga ljűk. A strűktűra lis tartoma ny legfelso szintje n kell a fo komponenseket e s o sszeko ttete seit definia lni, amelyet processzor-memo ria kapcsolatnak (processor-memory switch) is hívnak. A ma sodik szint itt is a regiszter-a tviteli szint, amely egyre szt az adatű tbo l (data path), ma s- re szt veze rle si szakaszokbo l (control path, sequence), szekvencia kbo l a ll. A harmadik szint a logikai szint, amelyben a rendszer strűktű ra ja az alapkapűk e s o sszeko t- tete seik segítse ge vel e pítheto fel. A negyedik, legalacsonyabb szinten a tranzisztorok, mint az a ramko ri rajzolatok (layout) elemi egyse geit kell tekinteni. Ve gű l a geometriai tartomány azt műtatja, ahogyan a rendszert elhelyezzű k, leke - pezzű k a rendelkeze sre a llo fizikai ero forra sok felhaszna la sa val (felű let). Ebben a tartoma nyban a legfelso hierarchia szinten, a szilíciűm felű leten elhelyezett vagy ű n. kiterített VLSI a ramko rt kell tekinteni (floor-plan). A ko vetkezo szintet a szabva - nyos alapcella k (Standard Cell) ko nyvta rai ke pezhetik, amelyeket, mint technolo giai adatba zist haszna lhatűnk fel a regiszterek, memo ria k, vagy aka r aritmetikai-logikai egyse gek megvalo síta sa hoz. A harmadik szinten az egyedi terveze sű integra lt a ramko ro k (ASIC) geometria ja egy virtűa lis ra cson adhato meg. Ve gű l az űtolso, legalacsonyabb szinten a poligonokat kell megrajzolni, amelyek csoportjai az a ramko r egyes maszk-re tegeinek feleltetheto k meg Manapsa g a sza míto ge ppel segített elektronikűs tervezo i eszko zo k segítse ge vel egyegy tartoma nyon belű l nem kell minden szintet kű lo n-kű lo n pontosan definia lni, elegendo a terveze st a legfelso bb absztrakcio s szinteken elve gezni, amelybo l az alacsonyabb szintek aűtomatikűsan genera lo dnak (EDA). 49

50 3.2 Szimulációs eszközök áttekintése A számítógép-architektúra tervező közösségében az SRAM és DRAM memória paraméterek (sebesség, teljesítmény, méret) becsléséhez két szoftver használata elterjedt, a Hewlett Packard CACTI [16] programcsaládja és a Marylandi Egyetem Memóriarendszer Kutatócsoportja által fejlesztett DRAMsim [41]. Ennek oka, hogy e két program hagyományos memóriák esetén a logikai szinttől egészen a rendszer szintig lefedi a bottom up modellezést (3-3. ábra) ábra - Memória szimulációs eszközök [8] (BER = Bit-Error-Ratio, BFR = Base Frequency Range) SPICE (Simulation Program with Integrated Circuit Emphasis) Az alkatrész modellezése többnyire áramkör szinten zajlik. Az analóg áramkörszimulációban a SPICE szoftverek etalonnak számítanak. A SPICE első változata, a Berkeley Egyetem egy korábbi CANCER (Computer Analysis of Nonlinear Circuits, Excluding Radiation) nevű szoftverének az átirata volt, hogy a forráskód szabadon terjeszthető legyen. A szoftvert FORTRAN nyelvű 1.0-ás verziója óta többször újraírták a programot, a 3.0-as verziót már C-ben. Nyílt forráskódja miatt számos modern eszköz ősének tekinthetjük, köztük az EDA szinte minden területét lefedő Virtuoso programcsomag szimulátorát, a Spectre programot a Cadence Design Systems-től, vagy a Texas Instruments cég TINA nevű programját. A program egy kapcsolási rajz csomópontos leírásából ez a netlist, valamint az elemek paramétereiből és a komplex elemek modelljeiből dolgozik. 50