Integrált áramkörök/2 Digitális áramkörök/1 MOS alapáramkörök Rencz Márta Ress Sándor Elektronikus Eszközök Tanszék
Mai témák Az inverter, alapfogalmak Kiürítéses típusú MOS inverter Kapuáramkörök kialakítása 11/2/2007 2/28
Integrált áramkörök Digitális MOS CMOS Analóg Bipoláris MOS,CMOS, BiCMOS Mixed signal CMOS, BiCMOS 11/2/2007 3/28
Digitális alapáramkörök MOS megoldásokat tárgyalunk ma Alapelem az inverter A legalapvetőbb logikai elem, az összes többi elem ebből származtatható. Alap kapuáramkörök Komplex kapuk 11/2/2007 4/28
Az inverter, alapfogalmak Transzfer karakterisztika A kimeneti jel a bemeneti jel invertáltja "1" Uout U = out f ( U in ) "0" U in "1" ideális és valós inverter transzfer karakterisztikája 11/2/2007 5/28
Zavarvédettség: Az inverter, alapfogalmak Széles U in tartományhoz azonos U out érték tartozik A karakterisztika 3 szakaszból áll. A két szélső szakasz laposan fut, azaz a bemeneten lévő feszültségváltozások csak nagyon kis változást okoznak a kimeneten "1" Uout "0" U in "1" L és H tartományok ideális és valós inverter transzfer karakterisztikája 11/2/2007 6/28
Az inverter, alapfogalmak Jel-regeneráló képesség: a középső szakasz meredekségétől függ U1 U2 U3 1 1 U 1 egy "rossz" logikai 0 jel. Az első kapu kimenete U 2 már közelebb áll az elfogadható logikai 1 szinthez. A második kapu kimenete, U 3 már "jó" logikai 0 szint U2 U3 Uout U1 U2 U in jel regenerálódás 11/2/2007 7/28
Az inverter, alapfogalmak Jel-regeneráló képesség U L =0V, U H =5V U [V] (SPICE szimuláció) 6.0 U1 U2 U3 5.0 4.0 3.0 2.0 1.0-0.0-1.0 0.0n 10.0n 20.0n 30.0n 40.0n time [sec] U 3 -nak láthatóan a szintje is és a jelalakja is regenerálódott! 11/2/2007 8/28
Komparálási feszültség Az inverter, alapfogalmak Az a határ, ami alatt 0 szintté és ami felett logikai 1 szintté regenerálja az inverter lánc a jelet. Az U in = U out és a karakterisztika metszéspontja Udd Uk Uout Udd Uin 11/2/2007 9/28
Az inverter, alapfogalmak Logikai szint tartományok U dd Uout a logikai 0 és 1 szint azon feszültségtartománya, amin belül adott zavarszintek mellett az áramkör biztonságosan működik. UHm Uk UZ ULM U dd Uin Kritikus feszültségek U LM, a logikai 0 szint maximuma U Hm, a logikai 1 szint minimuma A láncba kapcsolt, egyforma inverterek mindegyik kapcsolódási pontján keletkeznek zavarjelek, amelyek maximális amplitúdója U ZM. A jelregenerálódás feltételei: f ( U LM + U ZM ) U Hm f ( U Hm U ZM ) U LM Ezek betartása esetén a legrosszabb megengedett logikai szint és a legnagyobb zajfeszültség mellett is elfogadható logikai szintet kapunk 10/28
Az inverter, alapfogalmak Logikai szint tartományok U dd Uout UHm PÉLDA: 74HC00, V dd =3V, U LM =0.9V U Hm =2.1V Uk UZ ULM U dd Uin Kritikus feszültségek U LM,a logikai 0 szint maximuma U Hm,a logikai 1 szint minimuma f ( U LM + U ZM ) U Hm f ( U Hm U ZM ) U LM 11/2/2007 11/28
Az inverter, alapfogalmak Jelterjedési idő (propagation delay) U U in U out U Hm U LH t pd t t pd nehezen definiálható, ráadásul a fel és lefutáshoz tartozó késleltetés különböző lehet. Lehetséges definíció pl. t pdhl =a bemenet 0-1 váltásánál az U Hm szint elérésétől a kimenet U LH szint eléréséig. 11/2/2007 12/28
Az inverter, alapfogalmak Párkésleltetés (tpdp) Tegyük fel, hogy a jel egy hosszú, egyforma inverterekből álló láncon terjed. Elegendően sok inverter után a jelformát csak az inverterek belső tulajdonságai határozzák meg. A jel 2 inverter után megegyezik, a késleltetés pedig tpdp n n+2 1 1 1 U U n U n+2 t pdp t 11/2/2007 13/28
Az inverter, alapfogalmak A párkésleltetés mérése: Ring oszcillátor páratlan számú inverter láncba kapcsolva, nincs stabil állapota, oszcillál. 1 1 1 1 1 T=Ntpdp 11/2/2007 14/28
Az inverter, alapfogalmak Teljesítmény- késleltetés szorzat (Pτ) mindkét érték jobb minőségre utal, így a szorzat egy áramkörtípus minőségi mérőszámának tekinthető. Szemléletesen: az a minimális energia, ami 1 bit információ 1 feldolgozási lépéséhez szükséges. 11/2/2007 15/28
MOS inverter, konstrukciók UDD A MOS inverter 2 tranzisztorból áll, terhelő (load) és meghajtó tranzisztor (driver) passzív terhelésű inverterek: csak az egyik tranzisztor vezérelt, a másik tranzisztort kétpólusként, nemlineáris ellenállásként használjuk. aktív terhelésű: mindkét tranzisztor vezérelt Uin Uout UDD? Uout Uin 11/2/2007 16/28
Kiürítéses típusú MOS inverter A load tranzisztor egy olyan nmos tranzisztor, aminek a küszöbfeszültségét ionimplantációval 0V-nál kisebbre állították be, ezért U GS =0V esetén is vezet. Passziv, ellenállásként használjuk... UDD I 200.0u Uin Uout 150.0u 100.0u 50.0u 0.0u 0 1 2 3 4 5 V I U 11/2/2007 17/28
Kiürítéses típusú MOS inverter A karakterisztika szerkesztése: U GS =5V I D U GS =4V 0 I LOW U GS =3V U GS =2V 1 U DD U DS U H =U DD, viszont U L 0V 11/2/2007 18/28
Kiürítéses típusú MOS inverter Számítás: A MOS tranzisztor árama lineáris tartományban UDD I D ha = W L U GS μnε t ox telítésben ox V T, U ( U V ) DS GS U T GS U DS V T U 2 2 DS Uin Uout I D = W L μ 2 n ε t ox ox 2 ( UGS VT ) ha UGS > VT és UDS > UGS VT 11/2/2007 19/28
I LOW I D 0 Számítás U IN =U H U GS =5V U GS =4V U GS =3V U GS =2V U DD 1 U DS A load tranzisztor telítésben van U GSL = 0 W μ ε 2 2 ( U V ) K V L n ox I L = GSL TL = LL 2 t ox A driver tranzisztor lineáris tartományban működik: U = U, U = U GSD H DSD L L TL I D = W L D D μnε t ox ox 2 ( U U ) DSD ( U V ) U = K 2( U V ) GSD TD DSD A munkapontban I L =I D, ebből az összefüggésből a tranzisztorok szükséges méret-arányai meghatározhatók. A load tranzisztor küszöbfeszültségének változtatásával elérhető, hogy azonos méretű legyen a driver és a load, ami helyfoglalás szempontjából optimális 2 U 2 11/2/2007 20/28 D H TD L L
U GS=5V I Kiürítéses típusú MOS D inverter 0 U GS=4V A terhelésre: I = K L L V 2 TL I LOW U GS=3V U GS=2V 1 A driver tranzisztor : U GS = U in, U DS = U out U DD U DS UDD I I D D = = F( U GS ) F( UGD ) F( U ) F( U U ) = K (2U 2V U in in out D in TD out Uin ) U out Uout A munkapontban I L =I D, ebből az összefüggésből a tranzisztorok szükséges méret-arányai meghatározhatók. A load tranzisztor küszöbfeszültségének változtatásával elérhető, hogy azonos méretű legyen a driver és a load, ami helyfoglalás szempontjából optimális 11/2/2007 21/28
Példa Kiürítéses típusú MOS inverter Legyen: U Hm =4.5V, V TD =1V, U LM =0.2V, a tranzisztorok arányai pedig egyformák. Mekkora legyen ehhez a load tranzisztor küszöbfeszültsége? K K D L 2 ( 2U in 2V TD U out ) U out VTL = V TL =-1.17V 11/2/2007 22/28
Kiürítéses típusú MOS inverter A kiürítéses inverter fogyasztása Ha a kimenet magas szintű, áram nem folyik. Ha a kimenet alacsony szintű, I low áram folyik. Így az átlagos teljesítmény: 1 P = U DD I low 2 A kimenet terhelése: gyakorlatilag kapacitív: a következő kapu 2x1 μm 2 700pF/mm 2 0.0014pF bemenete az inverter tranzisztor 1x4 μm 2 100pF/mm 2 0.0004pF source és drain parazita kapacitásai Vezeték 2x20μm 2 50pF/mm 2 0.002pF Σ0.0038pF 11/2/2007 23/28
Kiürítéses tipusú MOS inverter Az átkapcsolási tranziens: A csomóponti törvény alapján I C = I L I D du ki IC = CL dt átrendezve dt-re és integrálva 11/2/2007 24/28 t AB C I L ki = du ki Az átkapcsolási idő arányos a terhelő kapacitással és fordítottan arányos az ezt töltő-kisütő árammal. A karakterisztikából látszik, hogy jó inverterek esetén (Y közel az origóhoz) a H-L átmenet gyorsabb, mint az L-H átmenet. c ( U ( U ki ) )
NOR kapu: Kapuáramkörök kialakítása az inverterhez képest a driver tranzisztorral párhuzamosan van kötve egy másik tranzisztor. Ha mindkét bemenet 0, akkor a két alsó tranzisztor lezár, a load tranzisztor a kimenetet logikai 1 szintre húzza fel. Ha valamelyik bemenet 1, akkor az a tranzisztor kinyit, és a kimenet 0 lesz. A tranzisztorok száma tetszőlegesen növelhető, de a túl sok driver tranzisztor (C!) valamennyire rontja a kapcsolási időket. 11/2/2007 25/28
Kapuáramkörök kialakítása NAND kapu a tranzisztorok sorba kapcsolódnak. Áram csak akkor folyik, ha valamennyi tranzisztor bekapcsolt állapotban van. A gyakorlatban max. 3..4 bemenetű. 11/2/2007 26/28
LAYOUT Kapuáramkörök kialakítása Aktiv terület Poly-Si Fém 27/28
Kapuáramkörök kialakítása KOMPLEX KAPUK A MOS áramkörök előnye, hogy bonyolultabb logikai függvények is kialakíthatók egyetlen kapu formájában (4+3+3)+4+2= 16 tranzisztor, 3 kapukésleltetés 7 tranzisztor, 1 kapukésleltetés A komplex kapu kevesebb alkatrészt tartalmaz és gyorsabb. A tervezés elve: a kimenet akkor és csak akkor 0, ha a kimenet és a föld között van áramút, ahol minden tranzisztor vezet. A megvalósított logikai függvény ezen utak vagy kapcsolata. 28/28
Példa Kapuáramkörök kialakítása Milyen logikai függvényt valósít meg a komplex kapu? 4 áramút van Ki = AB + C + ( D + E) F 11/2/2007 29/28