MIKROELEKTRONIKA, VIEEA306

Átírás

1 Budapesti Műszaki és Gazdaságtudományi Egyetem MIKROELEKTRONIKA, VIEEA306 A MOS inverterek

2 Vizsgált absztrakciós szint RENDSZER (SYSTEM) + RÉSZEGYSÉG (MODULE) KAPU (GATE) ÁRAMKÖR (CIRCUIT) V in V out ESZKÖZ (DEVICE) G S n+ D n A MOS inverterek Poppe András & Székely Vladimír, BME-EET

3 MOSFET típusok áttekintése A MOS inverterek Poppe András & Székely Vladimír, BME-EET

4 A növekményes MOS tranzisztor karakterisztikája Az előbb kiszámoltuk! A MOS inverterek Poppe András & Székely Vladimír, BME-EET

5 MOSFET-ek egyszerű modellje A működés legegyszerűbb (logikai) modellje: nem vezet (off) / vezet (on) V GS Gate Source (of carriers) Drain (of carriers) növekményes eszköz Open (off) (Gate = 0 ) Closed (on) (Gate = 1 ) R on V GS < V T V GS > V T szakadásban vezetésben A MOS inverterek Poppe András & Székely Vladimír, BME-EET

6 Készítsünk invertert ez az alap Ellenállás tápfeszre (V DD ) kötve Másik vége egy kapcsolóval a földre (GND) kötve Kapcsoló vezérlése logikai jellel: 1 (V DD szint) vezet 0 (GND szint) szakadt Tekintsük kimenő jelnek a kapcsoló és az ellnállás közös pontját load (terhelő ellenállás) V DD KI BE GND A MOS inverterek Poppe András & Székely Vladimír, BME-EET

7 Készítsünk invertert! BE = 1 kapcsoló vezet kimenet a GND-re kötve KI = 0 V DD BE = 0 kapcsoló szakadt kimenet V DD -n lebeg KI = 1 V DD KI 0 KI BE BE GND GND A MOS inverterek Poppe András & Székely Vladimír, BME-EET

8 2 sorba kötött kapcsoló: NAND kapu V DD Ha A és B 1, akkor KI=0 A B KI SOROS áram út Ez a NOT (A AND B) függvény, azaz NAND A gyakorlatban max 3..4 bemenetű. GND Ha vagylagos áramutat alakítunk ki, akkor a NOR függvényt valósíthatjuk meg A MOS inverterek Poppe András & Székely Vladimír, BME-EET

9 A NOR kapu sémája: V DD Ha A vagy B 1, akkor KI=0 KI Ez a NOT (A OR B) függvény, azaz NOR A B GND GND PÁRHUZAMOS áram út Komplex áramutak kialakítása == komplex logikai kapuk lehetősége A MOS inverterek Poppe András & Székely Vladimír, BME-EET

10 Komplex kapuk Soros áramutak párhuzamosan kapcsolva V DD KI Ki = AB + C + ( D + E) F A D E C B F GND 4 áramút van A MOS inverterek Poppe András & Székely Vladimír, BME-EET

11 Inverter konstrukciók (elvi) V DD Kapcsoló = n csatornás MOS tranzisztor: normally OFF device V DD Ellenállás: egy másik tranzisztor, pl. trióda tarományban V GG V DD load KI KI KI BE BE BE drive GND GND GND Újabb tápfesz kéne nem OK A MOS inverterek Poppe András & Székely Vladimír, BME-EET

12 nmos technika nagyon egyszerű V DD Kiürítéses tr.: implantációval eltolt V T Egyszerű technológia, de elavult, sok hátránnyal, pl. statikus fogyasztás, ha KI=0 ha kimenet logikai 0, az nem lesz tisztán a GND szint aszimmetrikus transzfer karakterisztika (l. később) BE GND KI I d ~ W/L Mindkét esetben a load ellenállás helyett MOS tranzisztort használtunk, de az nem kapott aktív vezérlést Ez a passzív terhelésű inverter A MOS inverterek Poppe András & Székely Vladimír, BME-EET

13 Komplex kapuk (nmos kivitel) Soros áramutak párhuzamosan kapcsolva 4 áramút van Ki = AB + C + ( D + E) F A MOS inverterek Poppe András & Székely Vladimír, BME-EET

14 A CMOS technika A név: Complementary MOS Ötlet: kapjon a terhelés is aktív vezérlést ha az nmos driver (kapcsoló) tranzisztor vezet, a load helyén lévő tranzisztor legyen szakadásban ha az nmos driver (kapcsoló) tranzisztor szakadásban van, a load helyén lévő tranzisztor vezessen Ehhez egy olyan normally OFF device kell, ami az nmos tranzisztorhoz képest ellentett vezérléssel működik Ilyen a növekményes pmos tranzisztor A MOS inverterek Poppe András & Székely Vladimír, BME-EET

15 A CMOS inverter V DD Egy n és egy p típusú növekményes tranzisztorból áll Aktív terhelésű inverter: a két tranzisztort egyszerre vezéreljük pmos Állandósult állapotban a két tranzisztor közül mindig csak az egyik vezet, a másik lezárt BE KI nmos GND A MOS inverterek Poppe András & Székely Vladimír, BME-EET

16 Inverterek jellemzése, alapfogalmak Transzfer karakterisztika: kimeneti feszültség a bemeneti feszültség függvényében U = out f ( U ) in "1" Uout A kimeneti jel a bemeneti jel (logikai) invertáltja "0" U in ideális és valós inverter transzfer karakterisztikája "1" A MOS inverterek Poppe András & Székely Vladimír, BME-EET

17 A CMOS inverter karakterisztikája V DD pmos BE KI nmos U BE =U GSn U KI =U DSn GND A MOS inverterek Poppe András & Székely Vladimír, BME-EET

18 Inverterek jellemzése, alapfogalmak Zavarvédettség: Széles U in tartományhoz azonos U out érték tartozik A karakterisztika 3 szakaszból áll. A két szélső szakasz laposan fut, azaz a bemeneten lévő feszültségváltozások csak nagyon kis változást okoznak a kimeneten L és H tartományok "1" Uout "0" L H U in ideális és valós inverter transzfer karakterisztikája "1" A MOS inverterek Poppe András & Székely Vladimír, BME-EET

19 Inverterek jellemzése, alapfogalmak Jel regeneráló képesség a középső szakasz meredekségétől függ U 1 U 2 U U 1 egy "rossz" logikai 0 jel. Az első kapu kimenete U 2 már közelebb áll az elfogadható logikai 1 szinthez. A második kapu kimenete, U 3 már "jó" logikai 0 szint U 2 U out U 3 "0" U 1 U 2 ideális és valós inverter transzfer karakterisztikája U in "1" A MOS inverterek Poppe András & Székely Vladimír, BME-EET

20 Inverterek jellemzése, alapfogalmak Jel regeneráló képesség U 1 U 2 U U L =0V, U H =5V U [V] 6.0 U 1 U 2 U n 10.0n 20.0n 30.0n 40.0n (SPICE szimuláció) time [sec] U 3 -nak láthatóan a szintje is és a jelalakja is regenerálódott! A MOS inverterek Poppe András & Székely Vladimír, BME-EET

21 Inverterek jellemzése, alapfogalmak Komparálási feszültség Az a határ, ami alatt 0 szintté és ami felett logikai 1 szintté regenerálja az inverterlánc a jelet. V dd U out Az U in =U out egyenes és a karakterisztika metszéspontja U k V dd U in A MOS inverterek Poppe András & Székely Vladimír, BME-EET

22 Inverterek jellemzése, alapfogalmak Logikai szinttartományok A logikai 0 és 1 szint azon feszültségtartománya, amin belül adott zavarszintek mellett az áramkör biztonságosan működik. V dd U Hm U k U out U Z PÉLDA: 74HC00, V dd =3V, U LM =0.9V U Hm =2.1V U LM V dd U in Kritikus feszültségek: U LM, a logikai 0 szint maximuma U Hm, a logikai 1 szint minimuma A MOS inverterek Poppe András & Székely Vladimír, BME-EET

23 Inverterek jellemzése, alapfogalmak Jelterjedési idő (propagation delay) U U in U out U Hm U LH t pd t t pd nehezen definiálható, ráadásul a fel és lefutáshoz tartozó késleltetés különböző lehet (pl. nmos inverterek) A MOS inverterek Poppe András & Székely Vladimír, BME-EET

24 Inverterek jellemzése, alapfogalmak Párkésleltetési idő n n Tegyük fel, hogy a jel egy hosszú, egyforma inverterekből álló láncon terjed. Elegendően sok inverter után a jelformát csak az inverterek belső tulajdonságai határozzák meg. A jel 2 inverter után megegyezik, a késleltetés pedig t pdp U U n U n+2 t pdp t A MOS inverterek Poppe András & Székely Vladimír, BME-EET

25 Inverterek jellemzése, alapfogalmak Párkésleltetési idő mérése A RING OSZCILLÁTOR (gyűrűs rezgőkör) Páratlan számú inverter láncba kapcsolva, nincs stabil állapota, oszcillál T=n t pdp A MOS inverterek Poppe András & Székely Vladimír, BME-EET

26 Inverterek jellemzése, alapfogalmak Teljesítmény-késleltetés szorzat (Pτ) mindkét érték jobb minőségre utal, így a szorzat egy áramkörtípus minőségi mérőszámának tekinthetô. Szemléletesen: az a minimális energia, ami 1 bit információ 1 feldolgozási lépéséhez szükséges A MOS inverterek Poppe András & Székely Vladimír, BME-EET