Constraint-ek. Fehér Béla Szántó Péter, Lazányi János, Raikovich Tamás BME MIT FPGA laboratórium
|
|
|
- Zoltán Szőke
- 5 évvel ezelőtt
- Látták:
Átírás
1 BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Constraint-ek Fehér Béla Szántó Péter, Lazányi János, Raikovich Tamás BME MIT atórium
2 Attribútumok Szintézer direktívák Attributum készlet szintézer függő Signal/variable, példány, entity, entity test is port( ); attribute opt_mode: string; attribute opt_mode of test: entity is "area"; end test; architecture rtl of test is attribute max_fanout : string; signal res : std_logic_vector(7 downto 0); attribute max_fanout of res : signal is 50 ; begin end rtl;
3 FSM_EXTRACT Attribútumok (1.) attribute FSM_EXTRACT : string; attribute FSM_EXTRACT of state: signal is TRUE ; FSM_STYLE attribute FSM_STYLE : string; attribute FSM_STYLE of state: signal is lut ; FSM_ENCODING -- LUT, BRAM attribute FSM_ENCODING : string; attribute FSM_ENCODING of state: signal is one-hot ; -- auto, one-hot, compact, sequential, gray, johnson, user type state_type is (IDLE, CFG_RAM_RD, PREPARE, REQ, TRANSFER, SLAVE_TERM, CFG_RAM_WR); signal state : state_type; attribute fsm_encoding : string; attribute fsm_encoding of state : signal is "user"; attribute enum_encoding : string; attribute enum_encoding of state_type : type is " ";
4 FSM példa attribute fsm_encoding : string; attribute enum_encoding : string; type state_type is (RX_DW0DW1, RX_REQ_DW23_WR32, RX_REQ_DW23_WR64, RX_REQ_DW45_WR64, RX_REQ_DW23_RD32, RX_REQ_DW23_RD64, RX_CPLD_DW23_32, RX_CPLD_D32, RX_WAIT_CPL); attribute enum_encoding of state_type : type is " "; signal rx_state : state_type; attribute fsm_encoding of rx_state : signal is "user"; Found finite state machine <FSM_0> for signal <rx_state> States 9 Transitions 25 Inputs 9 Outputs 10 Clock clk (rising_edge) Reset rst (positive) Reset type synchronous Reset State rx_dw0dw1 Power Up State rx_dw0dw1 Encoding user Implementation LUT <rx_state[1:4]> with user encoding State Encoding rx_dw0dw rx_req_dw23_wr rx_req_dw23_wr rx_req_dw45_wr rx_req_dw23_rd rx_req_dw23_rd rx_cpld_dw23_ rx_cpld_d rx_wait_cpl
5 Attribútumok (2.) REGISTER_DUPLICATION attribute REGISTER_DUPLICATION : string; attribute REGISTER_DUPLICATION of test: entity is yes ; EQUIVALENT_REGISTER_REMOVAL attribute EQUIVALENT_REGISTER_REMOVAL : string; attribute EQUIVALENT_REGISTER_REMOVAL of test: entity is yes ; REGISTER_BALANCING attribute REGISTER_BALANCING : string; attribute REGISTER_BALANCING of test: entity is yes ; -- signal/entity; yes, no, forward, backward attribute MOVE_FIRST_STAGE : string; attribute MOVE_FIRST_STAGE of test: entity is yes ; attribute MOVE_LAST_STAGE : string; attribute MOVE_LAST_STAGE of test: entity is yes ;
6 Attribútumok (3.) USE_CLOCK_ENABLE attribute USE_CLOCK_ENABLE : string; attribute USE_CLOCK_ENABLE of data: signal is yes ; -- signal, entity, component, instance; auto, yes, no USE_SYNC_RESET attribute USE_SYNC_RESET : string; attribute USE_SYNC_RESET of test: entity is yes ; USE_SYNC_SET attribute USE_SYNC_SET : string; attribute USE_SYNC_SET of test: entity is yes ; Megj: setup time-ok: D: 0,27; CE: 0,47; RST: 0,78
7 Attribútumok (4.) MAX_FANOUT attribute MAX_FANOUT : string; attribute MAX_FANOUT of data: signal is 5 ; -- signal, entity; integer KEEP attribute KEEP : string; attribute KEEP of data: signal is TRUE ; IOB attribute IOB : string; attribute IOB of test: label is TRUE ; -- component, entity, label; auto, true, false
8 Attribútumok (5.) ROM_STYLE attribute ROM_STYLE : string; attribute ROM_STYLE of mem: signal is distributed ; -- signal, entity; auto, block, distributed --!! ROM_EXTRACT RAM_STYLE attribute RAM_STYLE : string; attribute RAM_STYLE of data: signal is block ; -- signal, entity; auto, block, distributed --!! RAM_EXTRACT SHREG_EXTRACT attribute SHREG_EXTRACT: string; attribute SHREG_EXTRACT of srl: signal is yes ;
9 Attribútumok (6.) USE_CARRY_CHAIN attribute USE_CARRY_CHAIN : string; attribute USE_CARRY_CHAIN of add: signal is no MULT_STYLE attribute MULT_STYLE : string; attribute MULT_STYLE of data: signal is block ; -- auto, block, pipe_block, lut, pipe_lut, kcm, csd USE_DSP48 attribute USE_DSP48 : string; attribute USE_DSP48 of data: signal is yes ;
10 Attribútumok (7.) OPT_MODE attribute OPT_MODE : string; attribute OPT_MODE of test: entity is area ; -- entity; area, speed Példa: PORTOK ); attribute opt_mode: string; attribute opt_mode of test: entity is "area"; end test;
11 RLOC attribute u_set : string; attribute u_set of XORCY_L_DW: label is ("SET" & str(num, 10)); attribute u_set of REG_OUT_DW: label is ("SET" & str(num, 10)); attribute rloc: string; attribute rloc of XORCY_L_DW : label is "X0Y0"; attribute rloc of REG_OUT_DW : label is "X0Y0"; muxcy_out(0) <= '0'; GEN_MUXCY: for I in 0 to DW generate mux_sel(i) <= (not op_a(i)) xor op_b(i); -- op_a!= op_b MUXCY_L_i : MUXCY_L port map ( LO => muxcy_out(i+1), CI => muxcy_out(i), DI => op_a(i), S => mux_sel(i) ); end generate; XORCY_L_DW: XORCY_L port map ( LO => sub_res(dw), CI => muxcy_out(dw+1), LI => mux_sel(dw) ); REG_OUT_DW: FDCE port map ( Q => res(dw), C => clk, CE => en, CLR => '0', D => sub_res(dw) );
12 I/O constraint-ek (UCF) LOC location constraint láb megadása IOSTANDARD Pl. LVCMOS, LVTTL, DIFF_SSTL_18_II PULLUP, PULLDOWN Gyenge fel-, lehúzó ellenállás Net DDR2_CS_n[1] LOC= B34 IOSTANDARD=SSTL18_II;
13 Időzítések (UCF) Csoportok INST *cpu_if* TNM=FFS TNM_CPU_REGS; INST *filter* TNM=FFS TNM_FILTER_REGS; -- FFS, RAMS, LATCHES, CPUS, MULTS Explicit TIMESPEC "TS_FALSE1" = FROM "TNM_CPUREGS" TO TNM_FILTER_REGS 10 ns; False Path TIMESPEC "TS_FALSE1" = FROM "TNM_CPUREGS" TO TNM_FILTER_REGS TIG; Clock-domain NET "clk1" TNM_NET = "clk1"; NET "clk2" TNM_NET = "clk2"; TIMESPEC TS_clk1_to_clk2 = FROM clk1 TO clk2 10 ns;
14 Elhelyezés Csoport AREA_GROUP "AGROUP1" RANGE = SLICE_X6Y11:SLICE_X9Y6 ; GROUP: CLOSED, OPEN PLACE: CLOSED, OPEN Elemek hozzárendelése INST "RAM_CCNT" AREA_GROUP = "AGROUP1";
15 Összefoglalás Az FPGA erőforrások használata a HDL nyelvekből különböző módokon is elérhető Érdemes a magasabb szintű leírást használni Kevesebb munka, tömör leírás Egyértelmű tervezői szándék specifikáció Eszköz független leírás, könnyebben migrálható más eszközökre A speciális funkciók, egyedi beállítások szükségessé tehetik az alacsonyszintű technológiai primitívek használatát
Attribútumok, constraint-ek
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Attribútumok, constraint-ek Fehér Béla Szántó Péter, Lazányi János, Raikovich
Szintézis attributumok és constraint-ek
és constraint-ek BLACK BOX: forrás szinten nem adott modul (pl. szintetizált huzalozási lista) attribute black_box : string; attribute black_box of beh : architecture is yes; CLOCK_BUFFER_TYPE entity test
HDL nyelvek: VHDL. Fehér Béla Szántó Péter, Lazányi János, Raikovich Tamás BME MIT FPGA laboratórium
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK HDL nyelvek: VHDL Fehér Béla Szántó Péter, Lazányi János, Raikovich Tamás
VHDL szimuláció. Tervezés. Labor II. Dr. Hidvégi Timót
VHDL szimuláció Labor II. Dr. Hidvégi Timót Tervezés 1 Lefoglalt szavak abs access after alias all and architecture array assert attribute block body buffer bus case component configuration constant disconnect
Tervezési módszerek programozható logikai eszközökkel
Pannon Egyetem, MIK-VIRT, Veszprém Dr. VörösháziZsolt voroshazi.zsolt@virt.uni-pannon.hu Tervezési módszerek programozható logikai eszközökkel 7. VHDL FELADATOK: Speciális nyelvi szerkezetek. Sorrendi
Digitális elektronika gyakorlat
FELADATOK 1. Felhasználva az XSA 50 FPGA lapon található 100MHz-es programozható oszcillátort, tervezzetek egy olyan VHDL modult, amely 1 Hz-es órajelet állít elő. A feladat megoldható az FPGA lap órajelének
Digitális rendszerek. I. rész. Dr. Turóczi Antal turoczi.antal@nik.uni-obuda.hu
Digitális rendszerek I. rész Dr. Turóczi Antal turoczi.antal@nik.uni-obuda.hu A tárgy célja Bevezető Digitális rendszertervezés alapjai Programozható logikai áramkörök Hardverleíró nyelvek (VHDL) A digitális
Egyszerű mikroprocesszor RTL modellek (VHDL)
Budapesti Műszaki és Gazdaságtudományi Egyetem Egyszerű mikroprocesszor RTL modellek (VHDL) Horváth Péter Elektronikus Eszközök Tanszéke 2014. augusztus 11. Horváth Péter Egyszerű mikroprocesszor RTL modellek
HDL nyelvek: VHDL. Fehér Béla Szántó Péter, Lazányi János, Raikovich Tamás BME MIT FPGA laboratórium
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK HDL nyelvek: VHDL Fehér Béla Szántó Péter, Lazányi János, Raikovich Tamás
Laborgyakorlat 3 A modul ellenőrzése szimulációval. Dr. Oniga István
Laborgyakorlat 3 A modul ellenőrzése szimulációval Dr. Oniga István Szimuláció és verifikáció Szimulációs lehetőségek Start Ellenőrzés után Viselkedési Funkcionális Fordítás után Leképezés után Időzítési
Újrakonfigurálható eszközök
Újrakonfigurálható eszközök 5. A Verilog sűrűjében: véges állapotgépek Hobbielektronika csoport 2017/2018 1 Debreceni Megtestesülés Plébánia Felhasznált irodalom és segédanyagok Icarus Verilog Simulator:
VHDL alapismeretek. (Xilinx FPGA-k programozása VHDL nyelven) Oktatási jegyzet. Összeállította: dr. Zigó Tamás
VHDL alapismeretek (Xilinx FPGA-k programozása VHDL nyelven) Oktatási jegyzet Összeállította: dr. Zigó Tamás E-mail: zigotamas@bytestudio.hu www.bytestudio.hu ByteStudio Bt. 2013. 10. 07. VHSIC (Very High
Fehér Béla Szántó Péter, Lazányi János, Raikovich Tamás BME MIT FPGA laboratórium
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális rendszerek tervezése FPGA áramkörökkel SRAM FPGA Architektúrák
Digitális technika (VIMIAA02) Laboratórium 4
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA02) Laboratórium 4 Fehér Béla Raikovich Tamás,
Digitális technika (VIMIAA02) Laboratórium 4
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA02) Laboratórium 4 Fehér Béla Raikovich Tamás,
Tervezési módszerek programozható logikai eszközökkel
Pannon Egyetem, MIK-VIRT, Veszprém Dr. Vörösházi Zsolt voroshazi.zsolt@virt.uni-pannon.hu Tervezési módszerek programozható logikai eszközökkel 3. Xilinx ISE Design Suite integrált fejlesztő rendszer használata.
LOGIKAI TERVEZÉS. Előadó: Dr. Oniga István
LOGIKAI TERVEZÉS PROGRAMOZHATÓ ÁRAMKÖRÖKKEL Előadó: Dr. Oniga István Programozható logikai áramkörök fejlesztőrendszerei Fejlesztő rendszerek Terv leírás: (Design Entry) Xilinx Foundation ISE Külső eszköz
Digitális technika (VIMIAA02) Laboratórium 5.5
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA02) Laboratórium 5.5 Fehér Béla Raikovich Tamás,
Bev Be e v z e e z t e ő t az ISE re r nds nds e z r e használatához
Bevezető az ISE rendszer használatához Fejlesztő rendszerek Terv leírás: (Design Entry) Xilinx Foundation ISE Külső eszköz Mentor Graphics: FPGA Advantage Celoxica: DK Design Suite Szintézis terv: (Design
LOGIKAI TERVEZÉS HARDVERLEÍRÓ NYELVEN. Előadó: Dr. Oniga István
LOGIKAI TERVEZÉS HARDVERLEÍRÓ NYELVEN Előadó: Dr. Oniga István Programozható logikai áramkörök fejlesztőrendszerei Fejlesztő rendszerek Terv leírás: (Design Entry) Xilinx Foundation ISE Külső eszköz Mentor
10. EGYSZERŰ HÁLÓZATOK TERVEZÉSE A FEJLESZTŐLAPON Ennél a tervezésnél egy olyan hardvert hozunk létre, amely a Basys2 fejlesztőlap két bemeneti
10. EGYSZERŰ HÁLÓZATOK TERVEZÉSE A FEJLESZTŐLAPON Ennél a tervezésnél egy olyan hardvert hozunk létre, amely a Basys2 fejlesztőlap két bemeneti kapcsolója által definiált logikai szinteket fogadja, megfelelő
12.1.1. A Picoblaze Core implementálása FPGA-ba
12.1.1. A Picoblaze Core implementálása FPGA-ba A Picoblaze processzor Ebben a fejezetben kerül bemutatásra a Pikoblaze-zel való munka. A Picoblaze szoftveres processzort alkotója Ken Chapman a Xilinx
Digitális technika (VIMIAA02) Laboratórium 5
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA02) Laboratórium 5 Fehér Béla Raikovich Tamás,
Digitális technika (VIMIAA02) Laboratórium 5
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA02) Laboratórium 5 Fehér Béla Raikovich Tamás,
Digitális elektronika gyakorlat
FELADATOK 1. Tervezzetek egy félösszeadó VHDL modult 2. Tervezzetek egy teljes összeadó VHDL modult 3. Schematic Editor segítségével tervezzetek egy 4 bit-es öszeadó áramkört. A két bemeneti számot a logikai
ISE makró (saját alkatrész) készítése
ISE makró (saját alkatrész) készítése 1. Makró (saját alkatrész) hozzáadása meglévő projekthez... 2 1.1. Kapcsolási rajz alapú makró készítése... 2 1.2. Kapcsolási rajz alapú saját makró javítása... 4
LOGSYS LOGSYS SPARTAN-3E FPGA KÁRTYA FELHASZNÁLÓI ÚTMUTATÓ. 2012. szeptember 19. Verzió 1.2. http://logsys.mit.bme.hu
LOGSYS SPARTAN-3E FPGA KÁRTYA FELHASZNÁLÓI ÚTMUTATÓ 2012. szeptember 19. Verzió 1.2 http://logsys.mit.bme.hu Tartalomjegyzék 1 Bevezetés... 1 2 Memóriák... 3 2.1 Aszinkron SRAM... 3 2.2 SPI buszos soros
A LOGSYS GUI. Fehér Béla Raikovich Tamás, Laczkó Péter BME MIT FPGA laboratórium
BUDAPESTI MŐSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK A LOGSYS GUI Fehér Béla Raikovich Tamás, Laczkó Péter BME MIT atórium
Budapesti Műszaki és Gazdaságtudományi Egyetem VHDL. Horváth Péter, Nagy Gergely. Elektronikus Eszközök Tanszéke (BME) 2013. október 3.
Áramkörtervezés az absztrakciótól a realizációig BMEVIEEM284 Budapesti Műszaki és Gazdaságtudományi Egyetem VHDL Horváth Péter, Nagy Gergely Elektronikus Eszközök Tanszéke (BME) 2013. október 3. Horváth
Bevezető Típusok és operátorok a VHDL-ben A VHDL nyelv vezérlési szerkezetei Hieararchikus tervezés. Budapesti Műszaki és Gazdaságtudományi Egyetem
Budapesti Műszaki és Gazdaságtudományi Egyetem A VHDL áttekintése Nagy Gergely, Horváth Péter Elektronikus Eszközök Tanszéke 2014. augusztus 18. Nagy Gergely, Horváth Péter A VHDL áttekintése 1 / 57 A
Mikrorendszerek tervezése
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Mikrorendszerek tervezése Vivado fejlesztői környezet Fehér Béla Raikovich
Digitális rendszerek tervezése FPGA áramkörökkel Szimuláció és verifikáció
BUDAPESTI MŐSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális rszerek tervezése FPGA áramkörökkel Szimuláció és verifikáció
Digitális rendszerek tervezése FPGA áramkörökkel LOGSYS példa
BUDAPESTI MŐSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális rendszerek tervezése FPGA áramkörökkel LOGSYS példa Fehér Béla
Tulajdonságalapú tesztelés
Tulajdonságalapú tesztelés QuickCheck A QuickCheck Haskell programok automatikus, tulajdonságalapú tesztelésére használható. Programspecifikáció: program által teljesítendő tulajdonságok Nagy számú, a
VHDL alapú tervezés. (nem a teljes változat) Írta : Dr. Hidvégi Timót egyetemi docens
VHDL alapú tervezés (nem a teljes változat) Írta : Dr. Hidvégi Timót egyetemi docens BEVEZETÉS... 4 A VHDL NYELV MEGADÁSA... 5 A VHDL NYELV ELEMEI... 5 Kommentek... 5 Fentartott szavak... 5 Adattípusok...
Laborgyakorlat Logikai áramkörök számítógéppel segített tervezése (CAD)
Laborgyakorlat Logikai áramkörök számítógéppel segített tervezése (CAD) Bevezetés A laborgyakorlatok alapvető célja a tárgy későbbi laborgyakorlataihoz szükséges ismeretek átadása, az azokban szereplő
Adattípusok. Max. 2GByte
Adattípusok Típus Méret Megjegyzés Konstans BIT 1 bit TRUE/FALSE SMALLINT 2 byte -123 INTEGER 4 byte -123 COUNTER 4 byte Automatikus 123 REAL 4 byte -12.34E-2 FLOAT 8 byte -12.34E-2 CURRENCY / MONEY 8
Tervezési módszerek programozható logikai eszközökkel
Pannon Egyetem, MIK-VIRT, Veszprém Dr. Vörösházi Zsolt voroshazi.zsolt@virt.uni-pannon.hu Tervezési módszerek programozható logikai eszközökkel 6. VHDL: speciális nyelvi szerkezetek. Sorrendi hálózatok
Adattípusok. Max. 2GByte
Adattípusok Típus Méret Megjegyzés Konstans BIT 1 bit TRUE/FALSE TINIINT 1 byte 12 SMALLINT 2 byte -123 INTEGER 4 byte -123 COUNTER 4 byte Automatikus 123 REAL 4 byte -12.34E-2 FLOAT 8 byte -12.34E-2 CURRENCY
Kilencedik témakör: Lazarus-Firebird. Készítette: Dr. Kotsis Domokos
PASzSz Kilencedik témakör: Lazarus-Firebird Készítette: Dr. Kotsis Domokos Az SQLdb fülön IBConnection Kapcsolat A Data Access fülön Az SQLdb fülön... Select 1. Az SQLQuery lezárása. (Active := false,
Első lépések. File/New. A mentés helyét érdemes módosítani! Pl. Dokumentumok. Fájlnév: pl. Proba
Első lépések File/New A mentés helyét érdemes módosítani! Pl. Dokumentumok Fájlnév: pl. Proba (megj. ékezetes karaktereket nem használhatunk a fájlnévben) 1 Konvejor pálya elkészítése System/New Rendszer
Model transformation System Design Model System V&V Model Applying design rules Refinement Architecture Design Model Back-annotation Use Architecture V&V Model Applying formal methods Applying design rules
Szimuláció és verifikáció. Digitális rendszerek tervezése FPGA áramkörökkel Szimuláció és verifikáció. Kétfajta szimulációs módszer
BUDAPESTI MŐSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális rszerek tervezése FPGA áramkörökkel Fehér Béla Szántó Péter,
LOGIKAI TERVEZÉS HARDVERLEÍRÓ NYELVEN. Dr. Oniga István
LOGIKAI TERVEZÉS HARDVERLEÍRÓ NYELVEN Dr. Oniga István 1. Ismerkedés az ISE fejlesztőrendszerrel és a LOGSYS kártyával 2. Első projekt (Rajz) egyszerű logikai kapuk 3. Második projekt (Verilog) egyszerű
Programozás és digitális technika II. Logikai áramkörök. Pógár István Debrecen, 2016
Programozás és digitális technika II. Logikai áramkörök Pógár István pogari@eng.unideb.hu Debrecen, 2016 Gyakorlatok célja 1. Digitális tervezés alapfogalmainak megismerése 2. A legelterjedtebb FPGA-k
Digitális technika (VIMIAA01) Laboratórium 4
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA01) Laboratórium 4 Fehér Béla Raikovich Tamás,
RHadoop. Kocsis Imre Budapesti Műszaki és Gazdaságtudományi Egyetem Méréstechnika és Információs Rendszerek Tanszék
RHadoop Kocsis Imre ikocsis@mit.bme.hu Budapesti Műszaki és Gazdaságtudományi Egyetem Méréstechnika és Információs Rendszerek Tanszék Házi feladat Csapatépítés o 2 fő, tetszőleges kombinációkban http://goo.gl/m8yzwq
Újrakonfigurálható eszközök
Újrakonfigurálható eszközök 6. Véges állapotgépek: közlekedési lámpa vezérlése Hobbielektronika csoport 2017/2018 1 Debreceni Megtestesülés Plébánia Felhasznált irodalom és segédanyagok Icarus Verilog
SAMBA. Forrás: Lajber Zoltán: SAMBA alapok dia, SZIE
Forrás: Lajber Zoltán: SAMBA alapok dia, SZIE https://www.samba.org Mi a SAMBA? Windows "Fájl és nyomtatómegosztás", illetve a "Microsoft Networks Kliens" szolgáltatásokat tartalmazó szoftvercsomag. NETBIOS
Xilinx ChipScope ismertető
Xilinx ChipScope ismertető Szántó Péter BME Méréstechnika és Információs Rendszerek Tanszék 2011-09-01 Tartalom 1. ChipScope Core Insterter... 2 1.1. ChipScope ICON... 4 1.2. ChipScope ILA... 5 2. ChipScope
Digitális technika (VIMIAA02) Laboratórium 1
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA02) Laboratórium 1 Fehér Béla Raikovich Tamás,
2019, Funkcionális programozás. 2. el adás. MÁRTON Gyöngyvér
Funkcionális programozás 2. el adás Sapientia Egyetem, Matematika-Informatika Tanszék Marosvásárhely, Románia mgyongyi@ms.sapientia.ro 2019, tavaszi félév Mir l volt szó? Követelmények, osztályozás Programozási
4. Gyakorlat: Csoportházirend beállítások
4. Gyakorlat: Csoportházirend beállítások 4.1. A Default Domain Policy jelszóra vonatkozó beállításai 4.2. Parancsikon, mappa és hálózati meghajtó megjelenítése csoport házirend segítségével 4.3. Alkalmazások
Digitális technika (VIMIAA02) Laboratórium 1
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika (VIMIAA02) Laboratórium 1 Fehér Béla Raikovich Tamás,
2008. október 9. Verzió 1.0. http://logsys.hu
LOGSYS SPARTAN 3E FPGA KÁRTYA FELHASZNÁLÓI ÚTMUTATÓ 2008. október 9. Verzió 1.0 http://logsys.hu Tartalomjegyzék 1 Bevezetés... 1 2 Memóriák... 3 2.1 Aszinkron SRAM... 3 2.2 SPI buszos soros FLASH memória...
Digitális technika Xilinx ISE GUI használata
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika Xilinx ISE GUI használata BME MIT Fehér Béla Raikovich
Modell alapú tesztelés mobil környezetben
Modell alapú tesztelés mobil környezetben Micskei Zoltán Budapesti Műszaki és Gazdaságtudományi Egyetem Méréstechnika és Információs Rendszerek Tanszék A terület behatárolása Testing is an activity performed
DIGITÁLIS TECHNIKA. Szabó Tamás Dr. Lovassy Rita - Tompos Péter. Óbudai Egyetem Kandó Kálmán Villamosmérnöki Kar LABÓRATÓRIUMI ÚTMUTATÓ
Óbudai Egyetem Kandó Kálmán Villamosmérnöki Kar Szabó Tamás Dr. Lovassy Rita - Tompos Péter DIGITÁLIS TECHNIKA LABÓRATÓRIUMI ÚTMUTATÓ 3. kiadás Mikroelektronikai és Technológia Intézet Budapest, 2014-1
A Memory Interface Generator (MIG) beállítása a Logsys Kintex-7 FPGA kártyához
A Memory Interface Generator (MIG) beállítása a Logsys Kintex-7 FPGA kártyához Ellenőrizzük a projektből importált adatokat. Ha rendben vannak, akkor kattintsunk a Next gombra. Válasszuk a Create Design
LOGSYS EGYSZERŰ ALKALMAZÁS KÉSZÍTÉSE A LOGSYS KINTEX-7 FPGA KÁRTYÁRA A XILINX VIVADO FEJLESZTŐI KÖRNYEZET HASZNÁLATÁVAL június 16. Verzió 1.
EGYSZERŰ ALKALMAZÁS KÉSZÍTÉSE A LOGSYS KINTEX-7 FPGA KÁRTYÁRA A XILINX VIVADO FEJLESZTŐI KÖRNYEZET HASZNÁLATÁVAL 2017. június 16. Verzió 1.0 http://logsys.mit.bme.hu A dokumentum célja egy egyszerű alkalmazás
Digitális technika VIMIAA01 9. hét Fehér Béla BME MIT
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika VIMIAA01 9. hét Fehér Béla BME MIT Eddig Tetszőleges
Digitális technika VIMIAA01 9. hét
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika VIMIAA01 9. hét Fehér Béla BME MIT Eddig Tetszőleges
Kezelési Útmutató DVR 411M Digitális rögzítő. (Cserélhető HDD-vel)
Kezelési Útmutató DVR 411M Digitális rögzítő. (Cserélhető HDD-vel) 1. Tartalomjegyzék: 1. Tartalomjegyzék... 3 2. A készülék bemutatása...4 3. A DVR üzembe helyezése...5 A. Csatlakoztatás a monitorhoz...5
Á Ó Á Ü ő ű Ú ö í ő Ó ú ö Á ú Ű Ó ű Ó í ű ö í ö ő ö ö í ö ö ő É ö Á ű Ó ö Á Ó ö í Á í í ö ű ö ú ö ö ú ö Ú ö ű Ó Ú ö Á í Ó í í Í í í Í ö Ú ö Á ú í Ó ő í ú ö Á ú Á í ú ö Á ú í ö Á ú í Ó ö ű Ó Ú Ú ű ő ö ü
ö Ö ö Ö ö ö ö ö ö ö ö Ö ö Ö ö ö ö ö ö ű ö ö ö ö Ö ö Ő Ü ö ö Ö Ö ö ö ö ö ö ö ö ö Ü ö ö ö ű ö ö ö ö ű ö ű ö Ö Ü Ü ö ö ú Ű ÍŐ Ö Ő ÍŐ ö ö ö ö ű ö Ö Ö Ó ö ö Ö ö ö Ö ö ö Ö ö ű ö ö É ö ö Í Á Á Ő ű ö ű ú Ö Ü Á
í ö Ö Á í ö í í ö í ö ö í í ö ö ö ö í í ö í ö í ö í ü í í ö í í í í í ö ö í í í ú ö í í ö Á Á Á ü ú í ö Á í í í ö í í ü ö ö ö ö í ö í í í ú í í ű ú í í í í ö í ű í ö ö ü ö ű ö ö í í í í í ö ü í ö í ö ű
ö é Ö é ü ö é ü ö é Ö é ü í ü ü ü é é ü é é Ö ö é é é é ö ü ö ü ö é é ö é é ö é é ö ö é í é ü é é é í é ö é é ö é ö é ü é ü ú é é é é é í é é é é ö ö é é ö ö é é í í é í é ü ö ü Á é ö Á í ö í é ö ü ö é
Í ú ó ú ó ú ó ó Á ó ó ö ű ú Á ú ó ó ó Í ó ö ö ö Í ö ó ó ö ó ó ó ö ó ö ö ö ö ó ö ó ö ó ü ó ó ü ó ü ö ö ö ö Ő ó ó Íó ó ó ü ó ű ó ó ű ű ó ö ü ö ú ö ü ű ö ö ö ö ó ú ö ö ö ü Í Í Í Á ó ó ú ü ú Á ü ö Á ó ü ó
ö Á ö É É ü ü É É Ő ö É ö Á ó ü É Ó Ö Á ú é ü ö é Ö é ü é é ü ü é é Ü é ö ö Ö ö é Á é é é é é ó é é é é ü é ö ö ö í é ü ú é é é ü ü é é é ü é é ö é ö é é ó ö ü é é é é ó ó ö í ó é ó é é é ó é é é ű ö é
Á Á É Á Ü ö ű ű ő í ő ö ő í ő ö í É ő í ű ö ő ő í ö ü ő ő ü ő ü í ö ö ü ö ü ő ő ü ü ő ü ö ő ő ő ő íő ö ö ö ü ő ő ő ő í ú ő ő í ü ö ő í ű ü ö ő ő ő ő í ú ö ö ő ö ö ö ö ü ő ő ö ő ő í í ő ö ü ö í ö ö ö ö
ó Í ó ó Ü ó ő Ú ő É ó É Í ő Ö ő ő ó Íó ó Ú ó É Ö ó ő ő Ú Íő ő ő ő ő ő Ú ő ó ó ő ő ő ő ó ő ő ő ő ő ő Í ő ő ó ő ő ó ő Í ő ó ő ő ő ő ő ó ó ó ő ő ó ő ő ő ő ő ő ó ő ő ő ó ő ő Á ű ő ő ő ő ő ő Í ó ő ő ő ő ó ó
Á Á Í ó ó ó ö ó Ü ö ú Í ó ö ö ó ú ö ó ö ö Ü ö ú ó ó ó ó ö ü ó ö ö ü Ü ö ö ú ó ó ö ú ö ó ó ó ó ö ó ö ó ö ó ö ű ö ö ö ű ö ö ű ö ö ö ű ö ö ó ö ö ó ó ü ö ö ű ö ö ö ó ö ű ö Ü ö ö ú ó ö ó ü ü ö ü ü ö Í ö ü ö
ó ő ó ó ö ö ú Á Í ö ó ő ö ú Í ó ü ó ő ö ú ö ó ő ó ő ü ő ű ö ö ü ő ü ó Ó ö ó ó ő ő ő ö Í ó ö ö ö ó ő ö ő Í ü ö ö ö ö ö ö ő ö ö ö ö ú ú ű ö ű ó ó ö ö ő ű ö ú ö ö ö ö ö ó Á ö ö ö ő ő ó ő ő Ö ő ú ó ö ú ú ű
í ö ő í ú ö ö í íí ü Ú Í Á ú ü í ö í ő í ö ő ű Í í ö ü ü ő ő ú í ő í ő ü ü ő Í ő Í í ü ö ö ö ö í ű ő ö ö ö í ü í Ó ö í ő ő í í ő Ó Ú Ő Íő Ő Ó ő ö ő ü ű í í ü ú Ő Í ő ő ő í ü ő É í Ő í ü ü ö ő í ü ö ö ü
Ő Ö ö Ö É Á Ü É ó É ó ü É É Ö Ö Á É Ő ú É Á ú Ő Ö Ü Ö Ö ü ó ó ü Ü ű ö ú ó Á í ó ö ö ö ö ó ü í í Á í Ó í ó ü Ö ö ú ó ó ö ü ó ó ö í í ű ö ó í ü í ö í í ű ö ü Ő ü ú Ö ö ó ö ó ö ö ö ü ó ö í ó Ö ö Ő ü Ö Ö ü
ű í ö ö Á ü ü ö ö ö í í É ú ú ö ö ű í ö ü ö ú ü ű ú ö í í ú ö ú í ö ü í í ö í Á Ó É í ű ö ü ö ü ú ü ö ü ú ű ö ü ű ü í ü ű ü ü ö ű í ü í ö ü í í í í ö í ö ö ö Á ű ú ű ö ö ű í ö ö í ú í í ű í ö ú ö ö í Á
ú ű ö ö ü ü Í ö ö ö ö É Í É ú ú É ú ú ö É ö Í Ü ú Í ö ö Í ú ö ö ö ö ü ö ö ú ü Ü ö ü Í ö ö ű ö ö Í ű ú ö ö ö ö Í ö ö ű ö ö Í ü Í ü ú Í É ö ö ü ö ö Ü ö ö Í ü Í ö ü Í Í ö Í ö Í ü ö ú Í ú Í ö É ú Í ö ö Í É
É ö ö Í Í Í Ó Í Í Á Ó Á Ü Ú Í Á Á ű Á Ó Í Í É Á Ó Á Á ö ö Á Í Á Á ö ö ű ö ö Í Í ű Ö ű ö ö ű Í Í Ü ö ö Ó ű Í ö ö Í ö ö Ó ö Ö Í ö ö Ö ö ű ö ö Ó Í ű Ó ö ö ű ö ű Ö Ü Ö ű ű ö ö ö ö ö ö Íö ö Í Ö Ó ű ö ű ö ö
Ő Ö Ü Ö Ö ő ü ó í ü ü ő ü ó Ö ó ő ó ó ő ó ő í ő í ü ő ö ö ö ü í ü ö ö ö ö Ö ő ő Ö ő í ó ő ó ő Ö í ő ő ő ő ü ő ő ö ó ű ö ó ö ú ő ő ó ü ö í ü ö ö ó í ú ő ó ő í ö ö ö í ő ö ő ő ó ü ö ú ü ő ó ó ő ó ő ó í í
É É É Ó Ö É í Ö ő ü ó ő ó ű Á ű ó ő ó ü ó ő ű ő Ö ü É É É ó É ó ü ű í Ö ü ó ű í ó ő ó ő ü ó ü ő ó É Í ő ő ő Ú ó ő ő ő ó ű ó ő ó ü ő ő ő í ü ő ü ő ó Ü ő ó ő ő ó ő Ú ő ő ó ő í ó ő ü ó Í ő ő ü ő É í ő ü ó
ő ö é ü ö é Ö é ő ü é í ü é é ő ö é ő ö Á ó ü ö é í é ö é Ö é ő ü ü é í é é ó é é í í é é ő ü í ő Ö í é ő é é ő é ő éü ú ü ö ő í Ú Ú ö É í í ü ó ó ó ü ő ö é í ó ö é í ö é é í ö é ó ű ő ö é ő ű ő í é í
ú Ö ü ő ő ú ú ű ő í ó ó í ó ú ő ü ú ű ő í ó ó í ó ű í ó ő Í ő ü ú ő ő í ó ú Ö ő Ü ó ő ő É ó ó ó ó ő ő ú ű ő í ó ú ű ő ú ú ő ű ő í ő ó í ű ő ü ú ó ő ő ó ű ő ő í í í í ó ű ú ő Á ó ő Á ú ó ó ő ó í ó ű í í
ú ő ó ú ö ő ü ú ö ő ó ó ó ü ő í ö í ó ú ő ó ó ó ú ó ú ó ő ő ö ö ő ó ú ó ő ó ő í Á Á ö ö ó ő ú ö ő ú ó í ő ü ü ü í ú ü ü ü ó ú í ü í ó ő ó ő í ú ü ú ó ü ü ö ó ü ó í ü ó ő ö ö í ü ú ó ő ó í ó ő ó í ó ó í
Á ó ü ő Ö Á ü ó ü ő Í ü Í Ó ü ő ő ó ó ó Í ó ü ó ő ő ó ó ü ú Í ő ő ó Ó ő ó ü ó Á ü ó ő ó Í Á Í ő ó ó ó ő ő Á ó ó ú ő Í ő ű ó Ó ü ó ó ú ó ő ú ü ő ó ó ó ő ó ó Ö ó ó ő ó ő ó ő ü ű ő ó ó ő ú ő ú ü Í ü ő ó ó
ü ö Ö ü ó ü ó ó ó Á Ő É ö Ö ü ó ü ú ó ó ó ö ó í í ö ú Ó É ö Ö ü ó ü ü ó ó ó ö ó í ü ö Ö ó ü ü ü ó ó ó ö ó ü í í í ó í ú ű ű ü ű ú í ü ö ö í ö ú ü ó ú ú ű í ü ö ö ó ú ó í ü ú ó ü ó ó ű ó í ü ű ü í ű í
ü ó Ö ü í ü ü ü ö É ó ó í ó ó ö ó ö ö ö í í ű ü ü ü Í í ü ü ü ö í ó í ó ó í ó í É ü ö í Í É í ö ú í ó í ö ö ó í ö ó ó ó ö ó ö í í ó ó í ó ó Ö í ö ö ó ö ó ú ó ö ó í ó ó í í ü ó í ö ó ó ü ü ó ö ó ú í ó í
É ő ő íí í ú í ő Ő ő ü ü ü ü ü Ü Ü ő ő ő ő í ő ő ő í íí í ő ű í Ó Ó Ó í Ö Ö í Á Ö Ü Ö É í Ö í ő Ö Ö Ö Á í Á ő ő ő ő É Í Í ő ú Ú ú Ö í ő Á Ö ő Í Í ő ű í ő ú ü íí í Ö ő ő ő ő Í ő ő ő ő í ő ő ő ő í É É í
Í ö Í ű ú ö ö ú ö É í í ö Ó ű í ö ö í ö ö ö í í ö í í ö ö í ö ö ö ű í ö ö ö ö ö ö ö ú ö í ö ö í ö ö ö ö ö ú ű ű ú ö ö í ö É í ö ö í ö ö ö ú ű ö ö í ö ú ű ö ö í í ú ö ö í ö í í ö ö ö ú ö ö ö ö Í ö ú ö ú
ö ú í í í ő ű Ü Ű Í í Ő Á Á Ö Ő Ű Í ö ú í í í ú ő ö ű í í í ö Ó ő í í í ö ú í ö ö ö ö Ü ő ö ö ö ú ű ő ú ű ö ö ú ö ö ő Ü ö ö í í ő ö í í í í í í ö ö í ö ö í í ő í ő ö ő í ú í ö í ö í í ö ű ö ö Ó Ü ö ő ő
ü Ü ö ö ú Í ó í í ó ó ó ü ó ű ó í ó ó í ö ó ö ú ü ö Í í í ó ó ó ó Í ó ü ű ó í ó ó í ó Í í ó ü ö ú ó ó ó í í ó í í ű í ü ö í ó í ö í ú ó í ú ü ú Í í ü Í í í ó ü ö í ó í ó ü ö ó Í í í ó Í É ó ó ó Í í ö ö
Verilog HDL ismertető
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Verilog HDL ismertető Fehér Béla, Raikovich Tamás BME MIT Verilog bevezető,
(NGB_TA024_1) MÉRÉSI JEGYZŐKÖNYV
Kommunikációs rendszerek programozása (NGB_TA024_1) MÉRÉSI JEGYZŐKÖNYV (5. mérés) SIP telefonközpont készítése Trixbox-szal 1 Mérés helye: Széchenyi István Egyetem, L-1/7 laboratórium, 9026 Győr, Egyetem
URBAN PLANNING IN THE AGE OF BIG DATA A NEW EMPIRIUM TELEPÜLÉSTERVEZÁS AZ ADATBŐSÉG KORÁBAN EGY ÚJ EMPÍRIUM
URBAN PLANNING IN THE AGE OF BIG DATA A NEW EMPIRIUM TELEPÜLÉSTERVEZÁS AZ ADATBŐSÉG KORÁBAN EGY ÚJ EMPÍRIUM WHAT DOES INNOVATION MEAN IN AN URBAN CONTEXT? user governance policy innovation physical innovation
ö ö ő ö ö ő ĺ ő Ü í ü ó Ü ő ö ö ó ő ö ĺ ő ó ö ł ĺ í ö Ü ö ő ĺ ő ú ő í ĺ ó ü ó ó ó í ó Ü Ü ó ő ú í ó ó ó ü ú ó Ü ĺ ő ő í ĺ ü ő ó Ü Ü ő ő ő ú ö ö ő ő Ü ó ö ö ö Ú í ő ó ó ö ű ö ü ő ó Ü ú Ü ó ő í ő Ü ö ő ó
FPGA alapú áramkörök fejlesztése a Xilinx ISE Webpack használatával
FPGA alapú áramkörök fejlesztése a Xilinx ISE Webpack használatával Tartalom 1 Bevezetés... 2 2 A mérés során használt eszközök... 2 2.1 Spartan 3 FPGA család... 2 2.1.1 Kapcsolómátrix... 3 2.1.2 Órajel...
Funkcionális Nyelvek 2 (MSc)
Funkcionális Nyelvek 2 (MSc) Páli Gábor János pgj@elte.hu Eötvös Loránd Tudományegyetem Informatikai Kar Programozási Nyelvek és Fordítóprogramok Tanszék Tematika A (tervezett) tematika rövid összefoglalása
Üzenet küldése Programs (Bal soft key) Inbox New MMS Menu Insert Picture Text Audio A szerkesztés után:
Tisztelt Ügyfelünk! A Motorola MPx200-as multimédiás készülékével a kommunikáció számos formáját választhatja és sok érdekes, illetve hasznos információhoz juthat, vagy akár játékokat tölthet le. A T-Mobilenál
A ChipScope logikai analizátor
A ChipScope egy, az FPGA tervbe integrálható logikai analizátor, amely az FPGA terv belső jeleinek vizsgálatára használható Előnye a normál logikai analizátorhoz képest Az igényeknek megfelelően konfigurálható
Nyolcbites számláló mintaprojekt
Nyolcbites számláló mintaprojekt 1. Bevezető A leírás egy nyolcbites számláló elkészítésének és tesztelésének lépéseit ismerteti. A számláló értéke az órajel felfutó élének hatására növekszik. A törlőgombbal