MOS alapáramkörök. CMOS áramkörök, konstrukciós kérdések. Elektronikus Eszközök Tanszéke.

Átírás

1 MOS alapáramkörök CMOS áramkörök, konstrukciós kérdések

2 A CMOS inverter V DD V DD V DD p BE KI BE=1 KI=0 BE=0 KI=1 n GND GND GND Állandósult állapotban a két tranzisztor közül mindig csak az egyik vezet, a másik lezárt 2

3 Felső tranzisztor vezet Alsó tranzisztor vezet Felső tranzisztor vezet Alsó tranzisztor vezet Budapesti Műszaki és Gazdaságtudományi Egyetem A CMOS inverter karakterisztikája 2 alapeset, a tápfeszültségtől és a tranzisztorok küszöbfeszültségétől függően V Tp V Tn U BE V Tn V Tp U BE 0 0 V DD 1. kis tápfeszültség: V DD < V Tn + V Tp egyszerre csak az egyik tranzisztor vezet V DD 2. nagyobb tápfeszültség V DD > V Tn + V Tp átkapcsoláskor egyszerre vezet mindkét tranzisztor 3

4 határozatlan Budapesti Műszaki és Gazdaságtudományi Egyetem A CMOS inverter karakterisztikája 1. Kis tápfeszültség: V DD < V Tn + V Tp a karakterisztika: U = KI V DD határozatlan ha... V 0 ha... U Tn ha... U BE < V - DD V Tp < U < - BE V DD V Tp BE < V Tn U KI V DD U KI V DD A transzfer karakterisztika középső szakasza nagyon meredek, ez a CMOS inverter jellegzetes előnye. U BE U BE V DD -V Tp V Tn V DD V Tn V DD -V Tp V DD 4

5 A CMOS inverter karakterisztikája 2. Nagy tápfeszültség: V DD > V Tn + V Tp Átkapcsoláskor? - "egymásba vezetés" Karakterisztika szerkesztése 5

6 A CMOS inverter dinamikus kar. Kapcsolási idők számítása Mitől függenek? a kimenet áram-meghajtó képességétől a kimenetet terhelő kapacitástól Ha a két tranzisztor pontosan komplementer karakterisztikájú, a kapcsolási idők (fel- és lefutás) is egyformák lesznek (K n =K p és V Tn = V Tp ) 6

7 A kapacitások: Meghajtó fokozat tranzisztorainak belső kapacitásai Következő fokozat tranzisztorainak bemeneti kapacitásai Vezetékezés kapacitása M 2 C DB2 C G4 M 4 V in V out1 V out2 C GD12 C w M 1 C DB1 C G3 M 3 intrinsic MOS transistor capacitances extrinsic MOS transistor (fanout) capacitances wiring (interconnect) capacitance 7

8 A kapacitások A belső kapacitásokat már érintettük: S-G G-D átlapolási kapacitások a csatorna kapacitása a pn átmenetek kapacitásai A vezetékezés kapacitása az összekötő vezetékek geometriájától függ (szélesség, hosszúság) a technológiai fejlődésével jelentősége egyre nő 8

9 A CMOS inverter dinamikus kar. Kapcsolási idők számítása azonos kapcs. idők, integrálás a kapacitás szélső feszültség értékeire: VLM Ha I D K t ( VDD VT l 2 ) V DD C I L D du V LM a terhelő kapacitás minimális feszültsége akkor t l CL( V K( V DD DD V V LM 2 T ) ) Csökkenthető a tápfeszültség vagy W/L növelésével 9

10 A CMOS inverter fogyasztása Statikus fogyasztás nincs, mert nincs statikus áram Átkapcsoláskor van dinamikus fogyasztás, amely 2 részből áll: Egymásba vezetés: A bemenő jel felfutásának egy szakaszában mindkét tranzisztor egyszerre vezet, ha V Tn <U BE <V DD -V Tp Töltés-pumpálás: Jelváltásokkor a kimeneten lévő C L terhelést 1-re váltáskor a p tranzisztoron keresztül tápfeszültségre töltjük, majd 0-ra váltáskor az n tranzisztoron keresztül kisütjük. Töltést pumpálunk a tápból a föld felé. 10

11 I [10uA], U [V] Budapesti Műszaki és Gazdaságtudományi Egyetem A CMOS inverter fogyasztása Egymásba vezetés: A bemenő jel felfutásának egy szakaszában mindkét tranzisztor egyszerre vezet, ha V Tn <U BE <V DD -V Tp I Vin Vout 4.0 I MAX 2 V 2 K V DD / T n 10.0n 20.0n 30.0n 40.0n time [sec] az átfolyó töltés: Q bt I UD MAX, ahol t UD az idő, amíg áram folyik, b egy konstans, ami az átkapcsoló jel alakjától függ. b P 2 f QVDD fvddbtudk( VDD / 2 VT ) P ~ f V 3 DD 11

12 A CMOS inverter fogyasztása Töltéspumpálás: Jelváltásokkor a kimeneten lévő C L terhelést 1-re váltáskor a p tranzisztoron keresztül tápfeszültségre töltjük, majd 0-ra váltáskor az n tranzisztoron keresztül kisütjük. Q C V P cp =f C L V 2 DD L L A töltéspumpálás teljesítmény igénye arányos a frekvenciával és a tápfeszültség négyzetével. A teljes fogyasztás a 2 összege (ha egymásba vezetés is van), arányos a frekvenciával és a tápfeszültség 2. ill. 3. hatványával. DD 12

13 CMOS áramkörök fogyasztásának összetevői Dinamikus összetevők minden kapcsolási eseménykor egymásbavezetés, töltéspumpálás eseménysűrűséggel arányos órajel frekvencia az áramkör aktivitása Parazita jelenségek miatt további összetevők: küszöb alatti áramok pn-átmenetek szivárgási áramai leakage: ma már nagyon jelentős szivárgás a gate dielektrikumon keresztül 13

14 CMOS kapuk nmos kapcsolóhálózat szerkesztése: soros áramút: NAND kapcsolat párhuzamos áramút: NOR kapcsolat ezek kombinációja: komplex kapu Kapcsolók helyett nmos tranzisztorok Load helyett nmos áramkör duálisa: pmos hálózat 14

15 CMOS kapuk A CMOS inverterben mindkét tranzisztort vezéreljük. A kapuk esetében egy "felső" (pmos) ill. "alsó" (nmos) hálózat fog megjelenni, mindkét hálózat annyi tranzisztorból áll, ahány bemenete van a függvénynek. Azoknál a bemeneti kombinációknál, ahol a függvény értéke 0, az alsó hálózat rövidzár a kimenet és a föld között, míg a felső hálózat szakadás a kimenet és a táp között ha a függvény értéke 1, akkor az alsó hálózat szakadás, a felső hálózat rövidzár A p ill. n tranzisztorokkal duális hálózatokat kell megvalósítani Azonos bemenetek tranzisztorait össze kell kötni 15

16 CMOS kapuk NOR kapu NAND kapu Egy n bemenetű CMOS kapuhoz 2n db tranzisztorra van szükség (passzív terhelésű kapuknál csak n+1 kell) 16

17 Komplex CMOS kapuk szerkesztése duális topológia (hurokból vágat, vagatból hurok) duális alkatrészekkel: nmos helyett pmos azonos bemenetekhez tartozó tranzisztorok gate-jeit összekötni W/L arányok helyes méretezése U DD F A BC A U out B C 17

18 Transzfer kapuk használata Egyszerűsítés: transzfer kapu (transmission gate) használata ne csak a VDD-GND áramút kialakításával hozzunk létre logikai funkciót jelútba is beiktathatunk kapcsolót analóg kapcsoló digitális á.k-ben 18

19 Transzfer kapus logikák jellemzői CMOS-ban: ellenütemben vezérelt n/p tranzisztorok Transzfer kapu ellenütemű vezérléssel Transzfer kapu beépített inverterrel kevesebb tranzisztor kell megfordítható jelút nincs statikus fogyasztás Soros ellenállás számít négynél több transzfer kaput ne kössünk sorba 19

20 Transzfer kapus áramköri példák Tipikus: XOR, mux/demux XOR kapu: B A Y = A XOR B 4 bemenetű MUX: NS0 NS1 S0 NS0 S1 NS1 D0 D3 S0 S1 S1 D1 D1 D2 NS0 S0 S1 NS1 Y D2 D0 Y NS0 NS1 NS1 D3 S0 S1 20

21 TG multiplexer layout-ja S S S F V DD In 2 S F In 1 S F = In 1 S + In 2 S GND In 1 S S In 2 21

22 Statikus CMOS teljes összeadó!c out =!C in & (!A!B) (!A &!B)!Sum = C out & (!A!B!C in ) (!A &!B &!C in ) B A B B A B C in A A C in!c C out!sum in A C in A B B A B C in A B C out = C in & (A B) (A & B) Sum =!C out & (A B C in ) (A & B & C in ) 22

23 Teljes összeadó transzfer kapukkal C in XOR kapuk B A Sum C out 23

24 Dinamikus MOS logikák Elv: 2 fázisú működés egy kapcsoló pmos tranzisztorral egy kapacitást feltöltünk VDD feszültségre: előtöltés vagy pre-charge következő fázisban VDD-ről leválik a kondenzátor és egy nmos logikai hálózaton keresztül a kapacitást (a bemenetek függvényében) kisütjük vagy töltve hagyjuk: ez a kiértékelés vagy evaluation Φ M p pre-charge Out Φ In 1 In 2 In 3 PDN C L evaluation Φ M e t 24

25 Dinamikus kapu Φ M p Out Φ M p Out In 1 In 2 In 3 Φ PDN M e C L A B Φ M e C Két fázisú működés Precharge (Φ = 0) Evaluate (Φ = 1) 25

26 Dinamikus kapu Φ In 1 In 2 In 3 Φ M p PDN M e Két fázisú működés Precharge (Φ = 0) Evaluate (Φ = 1) C L Out A B Φ Φ M p M e off on off on 1 Out!((A&B) C) Ha egy dinamikus kapu kimenetét kisütöttük, az nem süthető ki újból amíg egy pre-charge periódusban újra fel nem töltjük C 26

27 Dinamikus kapuk főbb jellemzői A logikai funkciót a PDN valósítja meg 2N tranzisztor helyett N+2 tranzisztor elégséges kisebb helyfoglalás mint statikus CMOS-nál Geometriai arányok nem izgalmasak a működés szempontjából Csak dinamikus teljesítményfelvétel (nincs egymásba vezetés) Előtöltő órajel kell 27

28 Dinamikus viselkedés CLK Out 2.5 Evaluate In 1 In In 3 In 4 CLK In & CLK Out Precharge Time, ns 28

29 Statikus tárolók Logikai kapukból építhetők fel, visszacsatolással /S Q D Q /R /Q /Q EN RS-latch Kibővítve: D-latch D-latch 5 cella, 18 tranzisztor 29

30 D latch Budapesti Műszaki és Gazdaságtudományi Egyetem OR-AND-INVERT kapus kivitel: D Q /Q Q /Q /EN D /EN /D Dinamikus verzió kevesebb tranzisztort igényelt 30

31 D flip-flop 2 db D latch sorba kötve és ellenütemű órajellel vezérelve D Q QN Q /Q D CLK 31

32 Kvázistatikus latch Q Multiplexer + 2 inverter EN=1 transzparens EN=0 visszacsatolt D 0 1 /Q EN 32

33 Kvázistatikus D flip-flop D Q CLK D Q CLK RESN 33

34 Dinamikus latch és flipflop D /Q EN C IN Dinamikus latch EN=1 transzparens EN=0 a kapacitás töltése tárolja az információt D Q CK 1 CK 2 CK 2 CK 1 Dinamikus Master- Slave flip-flop nem átlapoló és átlapoló órajellel D CLK Q CLK /CLK 34

35 Nagyfrekvenciás logikák Bognár György

36 SCL differenciális logika SWING Logikai magas V + -V - > 0 Logikai alacsony V + -V - < 0 36

37 SCL alapkapcsolás (differenciálerősítő) Terhelő ellenállás Diff. pár Áramgenerátor 37

38 SCL alapkapcsolás Terhelő ellenállások gyakran poliszilíciumból, de túl nagy helyfoglalás és szórási problémák Lineráris tartományban működő pmos (U BP pl. 0V) U BP T 1 T 2 Y P Áramgenerátor A P T 3 T 4 A N Y N lehet bonyolultabb felépítésű is 38

39 SCL alapkapcsolás működése A diff. pár karakterisztikája A=1 V SWING A=0 A differenciálerősítőt teljesen kivezéreljük, azaz tulajdonképpen a munkaponti áramot kapcsoljuk a két ág között Így az egyik kimenet V DD tápfeszültségen, a másik kimenet pedig V DD -I BIAS R feszültség értéken lesz Fogyasztás: statikus P=V DD I BIAS 39

40 V DS V D - V S V DD V - R I Elektronikus Eszközök 2 Tanszéke Budapesti Műszaki és Gazdaságtudományi Egyetem SWki BIAS VCMki - SCL alapkapcsolás méretezése T3, T4 tranzisztorok elzáródásban V DS V GS -V THn (így maximális áram tud átfolyni) Szélsőséges esetben: VSWki VD VDD R I BIAS VCMki 2 VSWbe VG VCMbe 2 ha a V CMbe =V CMki, és a A az áramkör feszültségerősítése, akkor V 2 1 A SWbe V THn

41 V DS V D - V S V DD V - R I Elektronikus Eszközök 2 Tanszéke Budapesti Műszaki és Gazdaságtudományi Egyetem SWki BIAS VCMki - SCL alapkapcsolás méretezése Ha a ki- és bemenet differenciális jelkülönbsége egyforma, akkor A = 1, és így egy felső becslést kaphatunk: V V SW THn V THn a technológiától és a hőmérséklettől függ, ezért technológiai szórás és hőmérséklet szimulációk!!! A minimális érték a zajoktól függ Például: V DD =1,8V esetén a V SW = 150mV

42 SCL XOR kapu kapcsolási rajz A differenciál tranzisztorpárok, valójában az áramút választók 42

43 SCL XOR kapu A=1 B=1 kombináció Y=0 Y=0 B=1 B=0 0 B=1 A=1 A=0 43

44 SCL XOR kapu A=0 B=1 kombináció Y=0 Y=1 B=1 B=0 0 B=1 A=0 A=1 44

45 SCL multiplexer Y AS BS A B S 45

46 SCL D-latch Tároló elem D EN 46