MIKROELEKTRONIKA, VIEEA306

Budapesti Műszaki és Gazdaságtudományi Egyetem MIKROELEKTRONIKA, VIEEA306 IC tervezés: tervezési szabályok, előre tervezés, ill. gyárás, a design flow, MPW gyártás http://www.eet.bme.hu/~poppe/miel/hu/17-ictervezes2.ppt http://www.eet.bme.hu

Mikroelektronikai CAD elemei Szimulátor: Rendszer szimuláció Reprezentáció: Viselkedési leírás Specifikáció VHDL-ben vagy Verilog-ban Absztrakciós szint: Rendszer szintű tervezés Logikai szimuláció Szintézis Struktúrális leírás Logikai tervezés Sémaeditor időzítési paraméterek Áramkörszimuláció Layout generálás Layout leírás Tranzisztor szintű tervezés Layout editor eszközparaméterek tervezési szabályok Fizikai eszközszimuláció Technológiai szimuláció Optimalizálás 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 2

Tervezőrendszerek elemei Áramkörbevitel HDL (Verilog, VHDL) viselkedési leírás (Verilog, VHDL, SystemC) strukturális leírás (Verilog, VHDL) Grafikus megadás (strukturális) Szimuláció (minden absztrakciós szinten) rendszer, kapu szintű logikai, áramköri megjelenítő eszközök koncepcionális tervezés, fizikai tervek ellenőrzése Magas szintű szintézis Layout szintézis Minden absztrakciós szinten: a terv adott reprezentációja adatbázisok 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 3

Technológia-függetlenség A felsorolt elemek nem utalnak semmiféle realizációs módszerre! Ez miért lehetséges? IC technológák tervezése - alkalmazás tervezés: élesen szétválasztva. Kapocs közöttük: terevezési szabályok, eszközparaméterek. Ennek milyen következményei vannak? Nyílt tervezőrendszerek lehetségesek (ugyanaz a szoftver teteszőleges technológiára, realizációs módra, pl. Mentor Graphics IC-re, FPGA-ra). A digitális IC tervezéséhez nem kellenek mély mikroelektronikai ismeretek. (Az analóghoz azonban igen.) 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 4

Tervezési szabályok A layout kialakítására vonatkozó egyszerű geometriai szabályok A technológia felbontóképességétől (csíkszélesség, MFS) függenek Ilyenek pl.: különböző maszkokon kialakítható alakzatok minimális mértei azonos, ill. különböző maszkokon elhelyezkedő alakzatok közötti távolságok, kötelező átfedések, stb. 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 5

λ-ás tervezési szabályok λ-ás szabályok: λ = 2Φ (technológia felbontóképessége, MFS) A szabályokat λ egységekben adják meg, a layout alakzatok is ilyen ala-praszterra illeszkednek. Előny: kisebb csíkszélességű technológiára könnyen portolható egy λ-ás layout, mert csak λ értékét kell átírni. 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 6

Tipikus λ-ás tervezési szabályok aktív terület (diff.csík) szélessége: 2λ aktívok távolsága: 3λ (kiürített réteg miatt) 3λ 2λ poli-si: csíkszélesség, távolság: 2λ fémezés csíkok szélessége, távolsága: 3λ (oxidlépcsők miatt) 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 7

Tipikus λ-ás tervezési szabályok kontaktus ablakok mérete: 2λ kontaktus - fémezés távolsága: λ λ 2λ gate átlapolás aktív fölött, stb. 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 8

Az IC tervezés folyamata Specifikációk Előre gyártottság, előre tervezettség A design flow fogalma standard cellás tervezés példáján bemutatva Hierarchikus tervezés (top-down, bottom-up) Globális layout: floorplan 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 9

Specifikáció a tervezés első része Műszaki specifikáció (globálisan) Mi az a funkció, amit elektronikusan meg szeretnénk oldani? (Pl. modellvasút digitális vezérlése) Rendszermodell készítése pl. UML-ben Gazdasági specifikáció Milyen termékben kerül felhasználásra a rendszer? Mekkora a terméken belüli költséghányada? Vanak-e költségkorlátok? Pl. zsebkalkulátor a költség legnagyobb része a ház, billentyűzet, kijelző Egyéb szempontok ne legyen másolható (pl. katonai elektronika vagy egyéb nagy hozzáadott értékű rendszer) 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 10

Specifikáció a tervezés első része Egyéb szempontok (folytatás) kis helyen elférjen (lásd modellvasút példa - a dekóder férjen be pl. egy N-es mozdonyba is) kis fogyasztású legyen: telepes üzem lásd laptop, mobil (low power design) kis tápfeszültségről (pl. 1.5V) is menjen (low voltage design) versenyképesség time-to-market technológiai előny kiszolgáltatottság pl. FPGA-s terv meddig kapható az adott FPGA? az ún. 2nd sourcing kérdése Szabványok pl. aerospace alkalmazásnál volatilis eszköz nem lehet 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 11

Specifikáció rögzítése Annak eldöntése, mi legyen analóg, mi legyen digitális Pl. modellvasút-vezérlés: 1 digitális IC sokféle analóg környezet különböző funkciók mozdony dekóder, váltó dekóder, jelző dekóder Digitális rendszerkomponenseknél: HW-SW együttes tervezés, majd partícionálás (megint különböző költségfüggvények figyelembevételével) Digitális HW főbb rendszerparamétereinek optimalizálása, pl. adat- és címbuszok mérete, memóriák méretezése, stb. 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 12

Specifikáció rögzítése 2 A nagyobb HW komponensek specifikációját univerzálisan rögzítjük HDL-ben leírjuk viselkedési leírást készítünk a realizációs módtól ez teljesen független Ez az adott komponens műszaki specifikációjának egzakt rögzítése Ez formális verifikációra alkalmas: Valóban azt csinálja, amit elképzeltünk? ebből struktúrális leírást készíthetünk (kézzel vagy szintézissel) ez még mindig független lehet a végső realizációs módtól majd megadjuk, hogy hogy kell tesztelni az adott modult (test bench készítése ez a stimulusok leírása logikai szimuláció számára) Pl. a US DoD is ezeket igényli, VHDL-ben Az IP megvalósítási módtól függetlenül van leírva 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 13

Realizációs módot választunk Mi befolyásolja? Tapasztalat: Mihez értenek a szóba jöhető tervezők? Rendelkezésre álló tervező eszközök Nem műszaki jellegű szempontok: pénz- és időkorlátok, copy-safe megvalósítás, darabszám kontrol, versenyképesség, stb. Pl. : gyorsan kell egy "deszkamodell" FPGA 100 ezres darabszámú sorozat várható egyedi IC 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 14

Példa: jelfeldolgozás S&H A/D A(ω) D/A A(ω) tisztán analóg megvalósítása vagy digitális szűrés: A(ω)-ból annak Z-transzformáltja késleltetők szorzók összeadók Realizációs mód választása DSP + szoftver flexibilis, könnyű más átviteli karakterisztikát kialakítani nem copy-safe, illékony, esetlegesen bonyolult környezet célhardver: Teljesen automatizálható tervezési folyamat késleltetés shift regiszter, összeadó/szorzó kombinációs hálózat FPGA ez is újraprogramozható egyedi IC örökre rögzített architektúra 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 15

Előre gyártottság kisebb költség Általános elv a modern iparban a végtermék gyors előállítására (lásd pl. építőipar panellakások), Az 1 példányra jutó NRE költség csökkentése Mikroelektronikában: minél több dolgot készítsünk el előre előregyártottság Si szelet szintjén: a teljes technológián végigment a szelet, egy utolsó fémezés maszk kivételével előre kialakított elemek (tranzisztorok vagy teljes alapkapuk) mátrix elrendezésben elemmátrix áramkörök» MOS tranzisztorok ULA (uncomitted logic array), nmos-ban» kapuk gate array GA, CMOS-banis végső áramkör: a mátrixban található elemek összeköttetésének kialakításával az utolsó fémezési maszk segítségével» gond: elemkihasználtság, költség, átfutási idő ma már nem divatos teljesen előre legyártott, tokozott IC programozható eszközök:» μctrl-er, DSP, PLA, EPROM, FPGA (field programmable GA)» költséghatékony és igen flexibilis megoldások Ma az FPGA egyre dominánsabb a cél IC-kkel szemben, mert a maszkgyártás és Si-megmunkálás nagyon drága a mai technológiákkal 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 16

Klasszikus gate array programozása Progarmozó maszk: Alk. sűrűség Ár csak fémezés maszk fémezés + kontaktusok fém + kont. + diffúziós réteg... full custom nagy olcsó 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 17

Előre tervezettség kisebb költség Nem érdemes a kapuk, tárolók, regiszterek, multiplexerek, interfész áramkörök tervezésével időt tölteni ezek logikailag minden (CMOS) technológia esetében egyformák (pálcikai diagramos layout-juk is egyforma) nagyon gyakran kellenek, nem egyediek Tervezzük meg őket előre, szabványosítsuk őket standard cellák "Standard cellák" általános értelemben minden megvalósítási módnál léteznek A tervezés költsége csökkenthető 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 18

"Standard cellák" Hardverben NYÁK: katalógus IC-k (lásd SN sorozat, egyebek) FPGA: előre elkészített kódok gate array: előre összekötött áramköri részek fémezés maszk részleteken standard cellás IC: maguk a cellák egyes kapuk teljes, kész layout-jai full custom IC: a teljes layout nem egyedi, használ standard cellákat, vagy beágyazott nagy blokkokat: RAM, ROM, layout-ban adott IP blokkok, stb. Szoftverben könyvtári rutinok (pl. C könyvtárakban math.h, stb) C++ osztályok (class librarykben) IP blokkok: HDL-ben, akár layout szintig tetszőleges technológiára szintetizálható módon leírt kész, magasszinten adott áramköri blokkok IP == intellectual property (szellemi tulajdon) Akár pl. teljes mikrokontroller magok is hozzáférhetők az ún. IP brókereknél HDL-ben. Ezek aztán pl. IC-re vagy FPGA-ra szintetizálhatóak. 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 19

Standard cellák szűkebb értelemben Monolitikus IC-k tervezésénél használatos alap "építőkövek" alapkapuk összetettebb logikai funkciók Előre megtervezett hibátlan layout, teljesen letesztelt működés kötöttségek a layout kialakításában rögzített magasság (de variábilis szélesség) jelvezetékek csatlakozó pontjai: adott raszter mentén VDD és GND hozzáférés: kötött pozícióban ezek a layout kötöttségek a fizikai IC tervezést végző, automatikus CAD programok működését segítik elő 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 20

Összehasonlítás 1. full cust. std. cell. gate arr. FPGA NYÁK Ár 10 6 felett 10 4 körül 10 3 körül mindig 10 3 alatt OK OK OK OK OK Átfutás 1 év 4 hónap 4 hónap azonnal 1 hét.. 1 év Tervezés drága, lassú olcsó, gyors olcsó, gyors csak a funciót olcsó, gyors Kivitelezés drága drága közepes olcsó olcsó Max. bonyolultság nagy nagy közepes nagy???? Másolhatóság nehéz nehéz közepes nehéz Könnyű 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 21

Összehasonlítás 2. Ár Gate array Std. cellás Full custom NYÁK 10 3 10 4 10 6 db 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 22

Standard cellás tervezés cellakönyvtár könyvtáron belül minden cellára geometrai kötöttségek: azonos magasság (tetszőleges szélesség), tápfesz. és föld sínek azonos helyen, jelvezetékek csak adott griden, cellák alján vagy tetején szabályos chip layout: cellasorok, huzalozási csatornák 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 23

Standard áramköri cellák A korábban bemutatott CMOS inverter layout makro is a standard cellás tervezéshez szükséges konvenciók szerint lett kialakítva: Tápvezeték pinek out out G G Jelvezeték pinek GND D nmos G S D pmos G S VDD in in Cella layout makro körvonala 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 24

Standard áramköri cellák Layout szinten elegendő csak a pinekkel ellátott körvonalrajzra hivatkozni: out!gnd!vdd out INV in!gnd!vdd in 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 25

Standard áramköri cellák 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 26

Standard cellák egy sorban: VDD GND 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 27

Standard cellás IC: huzalozási csatorna Cellasor huzalozási csatorna Cellasor huzalozási csatorna Cellasor huzalozási csatorna 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 28

Egy standard cellás áramkör: 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 29

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Legújabban: A cella struktúrát eltakarják az összeköttetések: 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 30

Cellakönyvtár tartalma: előre tervezett logikai részáramkörök, teljesen letesztelt funkció grafikus szimbólum (sémaeditorhoz) szimulációs modell, időzítési adatok (logikai szimulációhoz), részletes cella layout vagy körvonalrajzolat prototípus a rendszer hardverleíró nyelvén tipikus elemek: kapuk, tárolók, MUX, DMX, SNxxx, számlálók, stb. 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 31

A design flow fogalma Adott tervezőrendszerben, adott stílusú tervezés (pl. standard cellás) esetén bejárandó tervezési útvonal: mely programok, milyen sorrendben használandók. Előírt program-használati sorrend Kötelezően előállítandó file-ok (reprezentációk vagy view-k) Ezek konzisztens volta 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 32

Standard cellás design flow 1 Áramkörbevitel: sémaeditor HDL makrocellák / generált elemek (pl. RAM, ROM blokkok) Stimulus file javítása nem Funkcionális tesztelés logikai szimulációval (pre-layout) igen Stimulus leírás rendben? nem Szimulációs eredmények rendben? igen nem Fizikai tervezés: floorplan részletes layout tok - bondolás Szimulációs eredmények rendben? igen Funkcionális tesztelés logikai szimulációval (post-layout): jelvezetékek késleltetése, min/nom/max (szórás), skew (jelváltozási meredekségre való érz.) 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 33

Standard cellás design flow 2 Ellenőrzések. Pl.: pad ring (tappancsgyűrű) rendben? Fan-in / fan-out viszonyok rendben? FF-ok időzítési kötöttségei rendben? Min/nom/max végzett szimulációk lényegében egyeznek? Skew érzékenység rendben? Layout DRC rendben? Visszalépés a megflelő, korábbi tervezési fázisba Nem Minden rendben? nem Megfelelő file-ok összeszedése, elküldése igen Minden rendben? igen Gyártáselőkészítés: logikai szimuláció IC teszteléshez adminisztratív teendők (pl. azonosítók) Konzisztencia ellenőrzése: Kötelező lépések megtörténtek? Sorrend? Sikeresség? Kötelező file-ok megvannak? Frissességi sorrend? 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 34

Gyártásba küldendő file-ok Áramkörleírás Részletes layout terv Tesztelés leírása (teszt vektorok és a hozzájuk tartozó helyes válaszok) Tokozási, bondolási információ Adminisztratív azonosítók 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 35

Tervezési módszertanok Top-down design: A bonyolultabb rendszer tervezése felől haladunk az egyszerűbb felé: folyamatosan részekre bontjuk a feladatot. Meddig? Amíg olyan funkcióba nem ütközünk, ami megvan pl. cellakönyvtári elemként vagy bármilyen más, az adott realizációs módban létező alapelemként. A HDL-en (Verilog, VHDL, SystemC) történő tervezés ezt nagyban támogatja. 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 36

Tervezési módszertanok Top-down design: Viselkedési leírás Particionálás: részáramkörök definiálása viselkedési leírásukkal Részáramkörök viselkedési leírásának tesztelése szimulációval Szimuláció Egyezés? Struktúrális leírás készítése a részáramkörök felhasználásával Szimuláció Ha sikeres volt a particionálás, folytatjuk a részáramkörökkel ugyanezt... 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 37

Tervezési módszertanok Bottom-up design: Alapelemekből (cellakönyvtári elemekből) részáramköröket rakunk össze. Ezekből újabb, bonyolultabb részáramköröket rakunk össze, stb. Meddig? Amíg meg nem valósítottuk a specifikált áramkört. Hierarchikus áramkörleírás készül (minden esetben) 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 38

Hierarchikus áramkörleírás Top level design: core tappancsok Core: A_funkció + B_funkció A_funkció: AA_funkció + AB_funkció B_funkció: BA_funkció + BB_funkció AA_funkció Cellakönyvtári elem Cellakönyvtári elem Cellakönyvtári elem 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 39

Hierarchikus áramkörleírás 4-ből 16-os dekóder: top level design Input cellák Áramköri mag (core) Táp tappancsok Output cellák 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 40

Hierarchikus áramkörleírás 4-ből 16-os dekóder: top level design Áramköri mag (core) 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 41

Hierarchikus áramkörleírás 2ből 4-es dekóder, buszos 4-ből 16-os dekóder core 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 42

Hierarchikus áramkörleírás dec2to4 2-ből 4-es dekóder, buszos 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 43

Hierarchikus áramkörleírás Cellakönyvtári elemek: inv, nand Hierarchia legalja 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 44

Áramkörkifejtés A hierarchikus áramkörleírás lebontását a hierarchia kifejtésének nevezzük: A top level design-ból kiindulva behelyettesítjük a hivatkozott részáramkörök struktúrális leírását Rekurzíve folytatjuk, addig, amíg már csak cella hivatkozásokat nem tartalmaz a leírás. A hierarchiától megfosztott áramkörleírást kifejtett áramkörleírásnak hívjuk. Angolul ez a flat design Áramkörkifejtés = design flattening 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 45

Áramkörkifejtés Áramkörkifejtés = design flattening Hierarchia szintek Top level design Részáramkörök Részáramkörök Cella szintű funkciók Hierarchikus design Áramköri hierarchia-kifejtő program Flat design Cellák 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 46

Layout előállítása Kifejtett áramkörleírás Floorplan core kialakítása tappancsgyűrű kialakítása (pad limited, core limited) cellák elhelyezése Globális huzalozás huzalozási csatornák kialakítása föld és táp ellátás (supply tree) esetleg órajel szétosztás külön Részletes huzalozás DRC tervezési szabályellenőrzés 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 47

Az ún. floorplan áramköri mag (core) tappancs gyűrű (pad ring) I/O cellákkal Ez az IC layout globális alaprajza. A főbb blokkok helyét jelöljük ki rajta és sarok cellákkal Gyakran kézi munkát igényel a rendbetétele 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 48

Az ún. floorplan Az Intel Pentium processzor optikai mikroszkóppal készült fotoján a layout részletei nem látszanak, de a floorplan jól felismerhető. 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 49

A floorplan kialakítása Példa: Cadence Opus Floorplan a még el nem helyezett tappancsokkal és standard cellákkal, de már szétválogatva 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 50

A floorplan kialakítása Tappancsgyűrű kialakítása, pl. egy ún. floorplan file kézi szerkesztésével Sarok cellák hozzáadása 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 51

A floorplan kialakítása Kiegyenlítés után a kész floorplan: 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 52

Következő lépés: place & route Huzalozási csatornák generálása Globális vezetékezés Részletes vezetékezés Hiba is lehet ERC: electric rule checking DRC: design rule checking 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 53

DRC: tervezési szabály-ellenőrzés A layout "szintaktikai" ellenőrzése Kézzel készített (full custom) layout esetén kötelező Géppel készített layout esetén sokszor ajánlott Néhány jellegzetes ellenőrző műveletre szemléltető példa: WIDTH(A) < 0.5 Az A réteg minden olyan alakzatát szolgáltatja, amely keskenyebb 0.5 egységnél SPACING(A,B) < 0.5 Az A és B réteg minden olyan alakzat-párosát szolgáltatja, amelyek távolsága 0.5 egységnél kisebb 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 54

Layout makrok - egyre jobban kifejtve: A layout is hierachikus, de ez nem design hierarchia, hanem a layout makrok hierarchiája Level 1: két makrohívás (áramköri mag, tappancsgyűrű) 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 55

Layout makrok - egyre jobban kifejtve: Level 2: tappancsgyűrű részekre osztva 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 56

Layout makrok - egyre jobban kifejtve: Level 3: tappancsgyűrű tovább osztva, huzalozási csatornák, cellasorok 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 57

Layout makrok - egyre jobban kifejtve: Level 4: tapapancs cellák és standard cellák makrohivásai 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 58

Layout makrok - egyre jobban kifejtve: Level 5 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 59

Layout makrok - egyre jobban kifejtve: Level 6 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 60

Layout makrok - egyre jobban kifejtve: Level 7: teljesen kifejtett makrok 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 61

Layout makrok - egyre jobban kifejtve: Level 4: tranzisztorok, kontaktusok még makrohívással 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 62

Layout makrok - egyre jobban kifejtve: Level 6: standard cellák, kontaktusok teljesen kifejtve 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 63

Automatikus tervezés folyamata: Szimulátor: Rendszer szimuláció Funkcionális tesztelés Reprezentáció: Rendszerszintű leírás Specifikáció SystemC-ben HW-SW co-design Viselkedési leírás Specifikáció VHDL-ben vagy Verilog-ban Absztrakciós szint: Rendszer szintű tervezés A tervezési munka itt koncentrálódik Magasszintű szintézis Logikai szimuláció Struktúrális/logikai leírás VHDL-ben vagy Verilog-ban Logikai tervezés időzítési paraméterek Időzítési adatok kinyerése Mapping és layoutgenerálás Fizikai terv (layout) Tranzisztor szintű tervezés 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 64

MPW gyártás 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 65

Példa: MPW tervezés és gyártás Szereplők: IC gyár - silicon foundry (pl. ST, AMS, NXP, Xfab...) Szoftverház - EDA vendor (pl. Cadence, Mentor,...) Tokozó üzem MPW szolgáltató - silicon broker (pl. EUROPRACTICE, CMP, MOSIS) Végfelhasználó, aki egyben tervező is (pl. mi) MPW gyártás = Multi-Project Wafer 1 Si szeleten 10-15 chip, gyártási alkalmak (run-ok): 2-3 havonta átfutás: layout beküldésétől tokozott chip-ig: 2-3 hónap költségmegosztás, területarányos fizetés Pl.: 250 EUR/mm 2, 4 mm 2 1000 EUR + 100 EUR tokozás 5 tokozott chip, 10 tokozatlan chip (66 EUR/chip) Van előírt minimum felület, aminél kisebbet nem számláznak ki. tipikus felhasználás: prototípus gyártás small volume production: pl. 5-6 szelet 1 chip-pel 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 66

Példa: MPW tervezés és gyártás Tervező 1 MPW szolgáltató Tervező 2 Tervező 3 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 67

Példa: MPW tervezés és gyártás IC gyár Chip layout-ok egyesítve Tervezési szabályok, eszközparaméterek, cellakönyvtár Tokozó üzem Si szelet 10-15 áramkörrel Tokozott IC-k MPW szolgáltató Tervező szoftver, design kit Chip layout Tervező és felhasználó Pucér chip-ek EDA vendor Tervező szoftver Tokozott IC 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 68

Példa: MPW tervezés és gyártás 2009-11-20 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW Poppe András, BME-EET 2008 69