Máté: Számítógép architektúrák

Átírás

1 .7. ábra. A NetBurst csővezeték Branch Target Buffer elágazási cél puffer Branch Target Buffer elágazási cél puffer Bemeneti rész ekódoló egység L1 BTB μrom Nyomkövető Nyomkövető BTB Bemeneti rész ekódoló egység L1 BTB μrom Nyomkövető Nyomkövető BTB Sorrenden kívüliség vezérlő FP MMX SS Lefoglaló/átnevező egység Nem memóriasor Mozgató Befejező egység Memóriasor Bet. üt. Tár. üt. gész regisztergyűjtő Bet/Tár gész L1 Máté: Architektúrák 9. előadás 1 Memórába/memóriából Lefoglaló/átnevező egység A dekódoló egység az utasításokat -ből kapja. zeket RIS szerű mikroműveletekre bontja, és a nyomkövető ban tárolja. Innen ciklusonként három mikroművelet kerül a lefoglaló/átnevező egység ROB (ReOrder Buffer, átrendező puffer) nevű táblájába. z a tábla 1 bejegyzést tartalmazhat. Máté: Architektúrák 9. előadás Memórába/memóriából Ha egy mikroművelet minden inputja rendelkezésre áll, akkor az esetleges WAR vagy WAW függőséget a 10 firkáló regiszter segítségével kiküszöböli. RAW függőség esetén a mikroműveletet várakoztatja, és a rákövetkező mikroműveleteket kezdi feldolgozni. gyszerre akár 16 utasítás feldolgozása is folyamatban lehet, köztük betöltés és tárolás. Az utasítások a programnak megfelelő sorrendben kerülnek az ütemezőbe, eltérő sorrendben kezdődhet a végrehajtásuk, de az előírt sorrendben fejeződnek be. Pontos megszakítás: a megszakítás előtti összes utasítás befejeződött, az utána következőkből egy sem kezdődött el. Máté: Architektúrák 9. előadás 3 A Lefoglaló/átnevező egység a két sor megfelelőjébe teszi a végrehajtható mikroutasításokat. Az ALU-k az órajel kétszeres sebességével dolgoznak, nehéz folyamatosan munkát adni nekik. Sorrenden kívüliség vezérlő Lefoglaló/átnevező egység Nem memóriasor Memóriasor Bet. üt. Tár. üt. Minden órajel ciklusban egy betöltés és egy tárolás is végrehajtható. Máté: Architektúrák 9. előadás Az egyik egész aritmetikájú ALU az összes logikai, aritmetikai, és elágazó, a másik csak az összeadó, kivonó, léptető és forgató utasítás végrehajtására képes. Mindkét regisztergyűjtő 1 regisztert tartalmaz, időben változik, hogy melyikben van AX, Bet. üt. Tár. üt. A befejező egység feladata, hogy az utasítások a programnak megfelelő sorrendben fejeződjenek be. L1 utas halmazkezelésű, írás áteresztő gyorsítótár 6 bájtos gyorsító sorral. Nem lehet L1-et módosítani, amíg a tárolást megelőző műveletek be nem fejeződtek ( bejegyzéses tároló puffer), de ha egy betöltő utasítás onnan akar olvasni, ahova egy korábbi tárolt, akkor a tárolások pufferéből megkaphatja a kért adatot (tárolás utáni betöltés). FP MMX SS Mozgató gész regisztergyűjtő Bet/Tár gész gész regisztergyűjtő Mozgató Bet/Tár Befejező egység L1 Máté: Architektúrák 9. előadás 5 Máté: Architektúrák 9. előadás 6 9. előadás 1

2 .7. ábra. A NetBurst csővezeték Sorrenden kívüliség vezérlő FP MMX SS Bemeneti rész ekódoló egység Branch Target Buffer elágazási cél puffer L1 BTB μrom Nyomkövető Nyomkövető BTB Lefoglaló/átnevező egység Nem memóriasor Mozgató Befejező egység Memóriasor Bet. üt. Tár. üt. gész regisztergyűjtő Bet/Tár gész L1 Máté: Architektúrák 9. előadás 7 Memórába/memóriából (000) 6 bites RIS gép, felűről kompatibilis a 3 bites SPAR V architektúrával és az UltraSPAR I, II-vel. Új a VIS.0 utasításkészlet (3 grafikus alkalmazásokhoz, tömörítéshez, hálózat kezeléshez, jelfeldolgozáshoz, stb.). Több processzoros alkalmazásokhoz készült. Az összekapcsoláshoz szükséges elemeket is tartalmazza. 000-ben 0.6, 001-ben 0.9, 00-ben 1. GHz, órajel ciklusonként utasítás elvégzését tudja indítani. Máté: Architektúrák 9. előadás (címkék - tags) (adatok) 1 Bejegyzés cím Érvényes/ érvénytelen Bejegyzés adat 5 1 Bejegyzés paritása 0 Adat címe A cím érvényes Adat Paritás UltraSPAR III központi egység lső szintű ak vezérlés 5 Sín ütemezés 5 Memória cím 35 ím paritása Érvényes cím Várakozás Válasz UPA interfész a fő memóriához PU 9 millió tranzisztor, PU közös memóriával használható. 136 láb (3. 7. ábra). 6 (jelenleg csak 3) bites cím és 1 bites adat lehetséges. Belső (3 KB utasítás + 6 KB adat). KB előre betöltő és tároló gyorsítótár eléréséhez. A gyorsító sor (cache line) mérete 6 (3?) B. Az gyorsítótár osztott, külső 1, vagy MB A gyorsító sor mérete 6, 56 illetve 51 B? UB II memória puffer Mem. adat 1 Máté: Architektúrák 9. előadás 9 Máté: Architektúrák 9. előadás 10 Az UltraSPAR II-nél 0.5- MB-os az tár és K - 56 K db 6 B-os gyorsító sor (cache line) lehet. A címzéséhez 13 1 bit szükséges. A PU mindig 1 bites Line címet (Bejegyzés cím) ad át. sak maximális méret esetén van mind a 1 bit címzésre kihasználva. A cím 6 bit-es, de egyelőre bit-re korlátozva van 5 bit átfedés 6 bites bájt cím Tag Line 5 bit 1 bit =? ntry Valid Tag L ash line 1 0 Máté: Architektúrák 9. előadás 11 Máté: Architektúrák 9. előadás 1 9. előadás

3 51 KB-os esetén a bites cím felosztása: Tag: 5 bit, Line: 13 bit, bájt cím: 6 bit = bit. MB-os tár esetén 1 bites Line kell, és 0 bites Tag (Bejegyzés adat) is elég lenne, de ilyekor hogy a PU egységesen működhessen a gyorsító tárban tárolt 0 bites Tag-et a kiegészíti Line 5 legmagasabb helyértékű bitjével. Az Adat címe a gyorsító sor címén (Bejegyzés cím, Line) kívül még bitet tartalmaz, mert egy átvitel során a gyorsító sornak csak negyed része ( bájt) mozgatható. (címkék - tags) (adatok) 1 Bejegyzés cím (Line) Érvényes/érvénytelen Bejegyzés adat (tag) ímke paritása Adat címe A cím érvényes Adat Paritás központi egység lső szintű ak UB II memória puffer vezérlés 5 Máté: Architektúrák 9. előadás 13 Máté: Architektúrák 9. előadás 1 központi egység lső szintű ak Sín ütemezés Memória cím ím paritása Érvényes cím Várakozás Válasz 5 35 UPA interfész a fő memóriához UPA (Ultra Port Architecture) sín, hálózati csomópont vagy a kettő kombinációja. Több PU esetén egy központi vezérlőn keresztül kapcsolódnak a sínhez. Több írást és olvasást tud egyidejűleg kezelni. Máté: Architektúrák 9. előadás 15 UB II (UltraSPAR ata Buffer II): ezen keresztül zajlik a memória és a ak közötti adatforgalom. Az adatsín 150 MHz-es 1 bit széles szinkron sín, így a sávszélesség. GB/s. PU lső szintű ak UB II memória puffer vezérlés 5 Válasz Memória adat UPA interfész a fő memóriához Máté: Architektúrák 9. előadás 1 (címkék - tags) (adatok) 1 Bejegyzés cím Érvényes/ érvénytelen Bejegyzés adat 5 1 Bejegyzés paritása 0 Adat címe A cím érvényes Adat Paritás UltraSPAR III központi egység lső szintű ak vezérlés 5 Sín ütemezés 5 Memória cím 35 ím paritása Érvényes cím Várakozás Válasz UPA interfész a fő memóriához Ugrótábla Az PU mikroarchitektúrája L1 I Utasítás kiosztó Utasítás puffer Rendszer interfész Memória vezérlő L1 vezérlő FP/Gr gész Betöltő tároló Memóriához 1 bit széles Tárolási gyorsítótár lőre betöltő gyorsítótár UB II memória puffer Mem. adat 1.. ábra. Az PU blokkdiagramja Máté: Architektúrák 9. előadás 17 Máté: Architektúrák 9. előadás 1 9. előadás 3

4 Ugrótábla L1 I Utasítás kiosztó Utasítás puffer L1 I 3 KB utas halmazkezelésű Az utasítás kiosztó ciklusonként utasítást tud kiosztani Ugrótábla K bejegyzés elágazás jövendöléshez (cél cím is) elemű Utasítás puffer FP/Gr gész Betöltő tároló Két egész aritmetikájú ALU + regiszterek + firkáló regiszterek Lebegőpontos ALU-k: összeadó/kivonó, szorzó/osztó + grafikai utasítások + 3 regiszter Máté: Architektúrák 9. előadás 19 L1 I Utasítás kiosztó Rendszer interfész vezérlő Memória vezérlő L1 Betöltő tároló Memóriához Máté: Architektúrák 9. előadás 0 1 bit széles Tárolási gyorsítótár KB lőre betöltő gyorsítótár KB L1 6 KB-os utas halmazkezelésű, írás áteresztő, 3 bájtos gyorsító sor. Feltételezett betöltésre KB előre betöltő gyorsítótár. KB tárolási gyorsítótár. Memória vezérlő: virtuális fizikai cím. PU mikroarchitektúrája A SPAR sorozat RIS elgondoláson alapul. A legtöbb utasításnak két forrás és egy cél regisztere van. lőre betöltés: speciális utasításokkal, és a visszafelé kompatibilitás miatt hardveresen is. bites elágazás jövendölő + statikus elágazás jövendölés. Máté: Architektúrák 9. előadás 1 A P F B (.9. ábra) Ugrótábla él ímmultiplexor Utasítás gyorsítótár Utasítás dekódoló Address generation, cím generáló. Ugrás, csapda, Az eltolás résben lévő utasítást mindig végrehajtja! Preliminari Fetch, előzetes betöltő. Legfeljebb utasítást képes betölteni L1 I-ből, nézi, hogy van-e köztük elágazó, elágazás jövendölés. Branch target, elágazási cél. Ha kell ugrani, A Máté: Architektúrák 9. előadás A P F B I J Ugrótábla él ímmultiplexor Utasítás gyorsítótár Utasítás dekódoló Utasítás csoportosító Instruction group formation, utasítás csoportosító. Aszerint csoportosítja az utasításokat, hogy melyik működési egységet használják. Máté: Architektúrák 9. előadás 3 I J R Utasítás csoportosító Munka regisztergyűjtő Máté: Architektúrák 9. előadás L1 Betöltő/tároló, speciális egység J instruction stage grouping, utasítás kiosztó. Az elérhető működési egységektől függően akár utasítást is továbbít az R szakasznak. Register, függőség esetén vár, nincs sorrenden kívüli végrehajtás. 9. előadás

5 J R Utasítás csoportosító Munka regisztergyűjtő Máté: Architektúrák 9. előadás 5 L1 Betöltő/tároló, speciális egység xecution, végrehajtó. A legtöbb egész utasítás itt be is fejeződik. Ha egy utasítás készen van, akkor frissül a munka regisztergyűjtő. Itt dől el, hogy az ugrás feltétele teljesül-e. Hibás jövendölés esetén jelzés az A szakasznak, a csővezeték érvénytelenítése. ache, gyorsítótár. Itt történik az olvasás L1 ből. J R M W lőjel kiterjesztés, igazítás Utasítás csoportosító Munka regisztergyűjtő Máté: Architektúrák 9. előadás 6 L1 lőre betöltő gy.tár Miss, hiány. L1 hiány esetén -höz fordul. Itt történik az előjel kiterjesztés, igazítás, az előre betöltő gyorsítótárból kiszolgálható betöltés. Write, író. A speciális egység eredményei a munka regisztergyűjtőbe kerülnek. Betöltő/tároló, speciális egység M W X T FP A/SUB Grafikus ALU FP MUL/IV Grafikus MUL extended, kiterjesztett. Itt fejeződik be a legtöbb FP és grafikai utasítás. Trap, csapda. z észleli az egész és FP csapdákat. Pontos megszakítás. A szakasz véglegesíti a regiszterek értékét az architektúrális regiszter gyűjtőben. Megszakításkor az itteni adatok érvényesek. R M W X T Munka regisztergyűjtő Arch. r.gyűjtő L1 Betöltő/tároló, speciális egység lőjel kiterjesztés, igazítás Tárolási sor Tárolási gy.tár Máté: Architektúrák 9. előadás 7 Máté: Architektúrák 9. előadás J R M W X T FP A/SUB Grafikus ALU FP MUL/IV Grafikus MUL lőjel kiterjesztés, igazítás Utasítás csoportosító Munka regisztergyűjtő Arch. r.gyűjtő Máté: Architektúrák 9. előadás 9 L1 Betöltő/tároló, speciális egység Tárolási sor Tárolási gy.tár I-051 (190) él: beépített rendszerekben való alkalmazás. Fő szempont: olcsóság (ma már ), sokoldalú alkalmazhatóság. A memóriával, be- és kivitellel együtt egyetlen lapkára integrált számítógép. 0 multiplexelt lábú standard tokban kerül forgalomba tranzisztor. KB ROM, 1 B RAM, max. 6 KB külső memória. címvezeték. bites adat sín. 3 I/O vonal db bites csoportba rendezve, ezek mindegyike hozzáköthető nyomógombhoz, kapcsolóhoz, Lhez, Időzítők. Pl. igitális óra: nyomógombok, kapcsolók, kijelző. Máté: Architektúrák 9. előadás előadás 5

6 A R# WR# AL PSN# A# Időzítők Megszakítások TX RX RST Az I-051 logikai lábkiosztása (3.50. ábra) 051 Φ Táp Port 0 Port 1 Port Port 3 Address ata R# olvas a memóriából WR# ír a memóriába Address Latch nable: külső memória esetén: a sínen érvényes a cím Program Store Nable: olvasás a programot tároló memóriából xternal Access (az értéke állandó): (1) a címek a belső, (0) a külső memóriára vonatkoznak Máté: Architektúrák 9. előadás 31 A R# WR# AL PSN# A# Időzítők Megszakítások TX RX RST Az I-051 logikai lábkiosztása (3.50. ábra) 051 Φ Táp Port 0 Port 1 Port Port 3 A két időzítő külső áramkörről kaphat jelet Megszakítások TX Transmitted ata, továbbított adat RX Received ata, érkezett adat ReSeT Port bites (*) I/O soros vonal Máté: Architektúrák 9. előadás 3 RAM RAM AR ALU IR SP B A TMP TMP1 PSW Fő sín ROM Port 0 Port 1 Port Port 3 ROM AR BUFFR P növelő Az I-051 PU mikroarchitektúrája (.50. ábra) Máté: Architektúrák 9. előadás 33 P PTR Időzítő 0 Időzítő 1 Időzítő Lokális sín RAM RAM AR ALU IR SP B A TMP TMP1 PSW Fő sín Az I-051 PU mikroarchitektúrája (.50. ábra) RAM 1 bájt A regiszterek a RAM-ban vannak RAM ARess a RAM címzéséhez Instruction Register Stack Pointer B szorzásnál, osztásnál van szerepe, ideiglenes tárolásra is használható Aumulator: fő aritmetikai regiszter, a legtöbb számítás eredménye itt keletkezik TMP1 TMP az ALU bemenetei, az eredmény a fő sínről akármelyik regiszterbe kerülhet Program Status Word Máté: Architektúrák 9. előadás 3 Az I-051 PU mikroarchitektúrája ROM KB belső, max. 6 KB külső bites regiszterek: ROM ARess BUFFR P, P növelő P-t beírva, majd kiolvasva P növelődik PTR Időzítő 0 Port 0 3 ROM ROM AR BUFFR P növelő Port 0 Port 1 Port Port 3 Máté: Architektúrák 9. előadás 35 P PTR Időzítő 0 Időzítő 1 Időzítő Lokális sín Az I-051 PU mikroarchitektúrája (.50. ábra) A legtöbb utasítás egy óraciklust igényel. A ciklus hat állapota: 1. Az utasítás a ROM-ból a fősínre és IR-be kerül.. ekódolás, P növelése. 3. Operandusok előkészítése.. gyik operandus a fősínre, onnan általában TMP1-be, a másik A-ből TMP-be kerül. 5. Az ALU végrehajtja a műveletet. 6. Az ALU kimenete a fősínre kerül, ROM AR felkészül a következő utasítás olvasására. Máté: Architektúrák 9. előadás előadás 6

7 Összehasonlítás Pentium IS gép egy IS utasítás több RIS mikroutasítás RIS gép I-051 inkább RIS, mint IS gép picojava II verem gép, sok memória hivatkozás több IS utasítás egy RIS mikroutasítás Máté: Architektúrák 9. előadás 37 Utasításrendszer-architektúra szintje (ISA) Amit a fordító program készítőjének tudnia kell: memóriamodell, regiszterek, adattípusok, utasítások. A hardver és szoftver között helyezkedik el, 5.1 ábra. FORTRAN program Fordítás szoftver ISA szint hardver ISA szint végrehajtása microprogram vagy hardver által Hardver program Általában a mikroarchitektúra nem tartozik hozzá. Máté: Architektúrák 9. előadás 3 Az ISA szint tervezési szempontjai Hosszú távú: később is jó legyen az architektúra, Rövid távú: addig is piacon kell maradni. Rövidebb utasítások: kevesebb helyet foglalnak el, gyorsabban betölthetők. Hosszabb utasítások: több lehetséges műveleti kód, nagyobb memória címezhető. Bájt címzés: hatékonyabb szöveg feldolgozásnál, Szó címzés: nagyobb memória címezhető. Utasítások szintje (ISA) A jóság két kritériuma: hatékony hardver megvalósítási lehetőség, jó médium a fordítóknak. Továbbfejlesztéseknél ügyelni kell a kompatibilitásra! Nyilvános definíció: van: SPAR, JVM (tervezők); nincs: Pentium (gyártók). kernelmód (user) felhasználói mód Máté: Architektúrák 9. előadás 39 Máté: Architektúrák 9. előadás 0 Memória modellek Néha (pl. 051) külön memória az adatoknak és az utasításoknak (Harvard-architektúra, nem ugyanaz, mint az osztott gyorsítótár!). Memória modellek ASII kód 7 bit + paritás Byte (bájt) Szó: vagy byte. Igazítás (alignment), 5.. ábra: hatékonyabb, de probléma a kompatibilitás (a Pentium -nek két ciklusra is szüksége lehet egy szó beolvasásához). cím bájt 0 Nem igazított bájtos szó a 1-es címtől cím bájt 0 bájtos szó határra igazítva Máté: Architektúrák 9. előadás 1 Máté: Architektúrák 9. előadás 9. előadás 7

8 Memória modellek Memória szemantika: STOR A -t közvetlenül követő LOA A mit ad vissza? A memória műveletek végrehajtása: kötött sorrendben, definiálatlan sorrendben (ez a trend, mert hardver szinten egyszerűbb és gyorsabb). A hardver segítséget nyújthat: SYN utasítás: befejeztet minden megkezdett memória műveletet, függőség esetén a hardver vár. Regiszterek ISA-szinten a mikroszint nem minden regisztere látszik (TOS, MAR), de van közös is (P, SP). Speciális regiszterek: P, SP, Általános célú regiszterek: a gyakran használt adatok gyors elérésére. Jó, ha szimmetrikusak: fordítók, konvenciók. RIS gépen általában legalább 3 általános célú. Kernelmódban továbbiak: gyorsítótár vezérlés, memória védelem, PSW (Program Status Word): az eredmény negatív, nulla,... mód, prioritásszint, megszakítás-állapot,... Máté: Architektúrák 9. előadás 3 Máté: Architektúrák 9. előadás Utasításkészlet LOA, STOR, MOV, aritmetikai, logikai, feltétlen, feltételes elágazó utasítások, Pentium Nagyon sok előd (kompatibilitás!), a fontosabbak: 00: bites, 06, 0: bites, bites adat sín. 06: bites (nem lineáris) címtartomány ( K darab 6 KB-os szegmens). 036: IA-3 architektúra, az Intel első 3 bites gépe, lényegében az összes későbbi is ezt használja. Pentium II től MMX utasítások. Máté: Architektúrák 9. előadás 5 Máté: Architektúrák 9. előadás 6 A Pentium üzemmódjai real (valós): az összes 0 utáni fejlesztést kikapcsolja (valódi 0-ként viselkedik). Hibánál a gép egyszerűen összeomlik, lefagy. virtuális 06: a 0-as programok védett módban futnak (ha WINOWS-ból indítjuk az MS-OS-t, és ha abban hiba történik, akkor nem fagy le, hanem visszaadja a vezérlést a WINOWS-nak). védett: valódi Pentium. védelmi szint (PSW): 0: kernelmód (operációs r.), 1, : ritkán használt, 3: felhasználói mód. Memóriaszervezés: K db szegmens lehetséges, de a WINOWS-ok és UNIX is csak 1 szegmenst támogatnak, és ennek is egy részét az operációs rendszer foglalja el, minden szegmensen belül a címtartomány: Little endian tárolási mód: az alacsonyabb címen van az alacsonyabb helyértékű bájt. Máté: Architektúrák 9. előadás 7 Máté: Architektúrák 9. előadás 9. előadás

9 Regiszterek (5.3. ábra): (majdnem) általános regiszterek: AX BX X X 3 AH AX AL BH BX BL H X L H X L Accumulator Base index ount ata zek és bites részei önálló regiszterként használhatók. Máté: Architektúrák 9. előadás 9 Regiszterek (5.3. ábra): SI, I (mutatók tárolására, szöveg kezelésre), BP (keretmutató, verem kezelésre), SP (verem mutató), IP (utasítás számláló), FLAGS (PSW), S, SS, S, S, FS, GS ( bites regiszterek. A kompatibilitást biztosítják a régebbi gépekkel. Mivel a Windows, Unix csak egy címtartományt használ, ezekre csak a visszafelé kompatibilitás miatt van szükség). Máté: Architektúrák 9. előadás 50 Mire szolgál a lefoglaló/átnevező egység? Mire szolgálnak a regiszter gyűjtők? Milyen sorrendben fejeződik be az utasítások végrehajtása a Pentium -en? Mi a különbség a Pentium két egész aritmetikájú ALU-ja között? Miért nem írható azonnal az eredmény -be? Mit jelent a pontos megszakítás kifejezés? Milyen problémát okozhat a tárolás utáni betöltés? Hogy működik az másodlagos gyorsítótára? Mire szolgál az UPA (Ultra Port Architecture)? Mire szolgál az UB II (UltraSPAR ata Buffer II)? Milyen szervezésű az L1 I gyorsítótára? Mire szolgál a munka regisztergyűjtő? Mire szolgál az architektúrális regisztergyűjtő? Mire szolgál az előre betöltő gyorsítótár? Mire szolgál a tárolási sor? Mire szolgál a tárolási gyorsítótár? Máté: Architektúrák 9. előadás 51 Máté: Architektúrák 9. előadás 5 Mire szolgál az ugrótáblája? Milyen elágazás jövendölést használ az? Mit nevezünk eltolás résnek? Hogy kezeli az az eltolás rést? Mire szolgál az utasítás csoportosító egység? Mire szolgál a munka regisztergyűjtő? Mire szolgál az architektúrális regisztergyűjtő? Hány ALU van az -ban? Hogy kezeli az a függőségeket? Mi az I-051 fő alkalmazási területe? Nagyságrendileg milyen árú egy I-051? Jellemezze az I-051-et! Mi a RAM? Mi a ROM? Hány bites a RAM AR regiszter? Hány bites a ROM AR regiszter? Mekkora az I-051 RAM-ja? Mekkora az I-051 ROM-ja? Mire szolgál az IR, SP, B, A, TMP1- regiszter? Mi a PSW? Hogy történik P növelése? Máté: Architektúrák 9. előadás 53 Máté: Architektúrák 9. előadás 5 9. előadás 9

10 Milyen és hány be/kimenete van az I-051-nek? Mire használhatók az I-051 be/kimenetei? Hány időzítője van az I-051-nak? Mire használhatók az I-051 időzítői? Mik az I-051 ALU-jának bemenetei? Milyen állapotai vannak az óraciklusának? Jellemezze a IS gépeket! Jellemezze a RIS gépeket! IS vagy RIS gép a Pentium? IS vagy RIS gép az? IS vagy RIS gép az I-051? Hasonlítsa össze a Pentium -et, az at és az I-051-ez! Máté: Architektúrák 9. előadás 55 Miért kitüntetett szint a gépi utasítások szintje (ISA)? Mikor jó egy gép ISA szintje? Mi a különbség a felhasználói (user) és a kernel mód között? Mit jelent az igazítás bájtos szavak tárolásánál? Mi az igazítás előnye? Mit jelent a memória szemantika? Milyen hardver megoldásokat ismer a memória műveletek végrehajtási sorrendjére vonatkozóan? Mi a SYN utasítás hatása? Miért van szükség a SYN utasításra? Máté: Architektúrák 9. előadás 56 Mondjon olyan regisztert, amely a mikro utasítások szintjén és ISA szinten is látszik! Mondjon olyan regisztert, amely csak a mikro utasítások szintjén látszik! Mondjon olyan regisztert, amely csak kernel módban érhető el! Milyen utasítás típusokat ismer? Melyek a Pentium processzor legfontosabb elődjei? Milyen üzemmódjai vannak a Pentium -nek? Milyen a Pentium memória szervezése? Milyen regiszterei vannak a Pentium -nek? Mit jelent a Little endian tárolási mód? Az előadáshoz kapcsolódó Fontosabb tételek A NetBurst csővezeték Az processzor és az mikroarchitektúrája, csővezetéke Az I-051 processzor és az I-051 mikroarchitektúrája A Pentium, az és az I-051 mikroarchitektúrájának összehasonlítása Gépi utasítás szint. Memória modellek, memória szemantika A Pentium ISA szintje Máté: Architektúrák 9. előadás 57 Máté: Architektúrák 9. előadás 5 9. előadás 10