Máté: Számítógép architektúrák

Átírás

1 Pentium 4 memória sín A memóriaigénye, tranzació 6 állapota: 6 fázisú csővezeté (3.45. ábra bal oldal) fázisonént ülön vezérlő vonalaal (amint a mester megap valamit, elengedi a vonalaat): 0. Sín ütemezés (iosztás, bus arbitration): eldől, hogy melyi sínmester övetezi, 1. Kérés: cím a sínre, érés indítása,. Hibajelzés: a szolga hibát jelez(het), 3. Szimatolás, 4. Válasz: ész lesz e az adat a övetező cilusban, 5. Adat: megvan az adat. Máté: Architetúrá. előadás 1 Φ: tranzació Pentium 4 memória sín csővezetée (3.46. ábra) T 1 T T 3 T 4 T 5 T 6 T 7 T T 9 T 10 T 11 T 1 1 K H S V A K H S V A 3 K H S V A 4 K H S V A 5 K H S V A 6 K H S V A 7 K H S V A Ütemezés (nem ábrázoltu), csa aor ell, ha másé a sín. K: érés, H: hiba, S: szimatolás, V: válasz, A: adat Máté: Architetúrá. előadás A Pentium 4 miroarchitetúrája Memória sínhez Memória alrendszer Rendszerinterfész Betöltő deódoló +I Nyomövető μrom Végrehajtó L1 gész és lebegőpontos végrehajtó Ütemező Befejező lágazás jövendölő Bemeneti rész Sorrenden ívüliség vezérlő ábra. A Pentium 4 blodiagramja Máté: Architetúrá. előadás ábra. A Pentium 4 memória alrendszere Memória sínhez Memória alrendszer Rendszerinterfész +I 56 KB az első, 51 KB a másodi, 1 MB a harmadi generációs Pentium 4 ben. Bemeneti rész utas halmaz ezelésű, ésleltetve visszaíró, 1 bájtos gyorsító sor, minden másodi cilusban ezdődhet egy 64 bájtos feltöltés a memóriából. lőre betöltő: megpróbálja betölteni azt a gyorsító sort, amelyre majd szüség lesz (nincs az ábrán). Máté: Architetúrá. előadás ábra. A Pentium 4 bemeneti rész ből betölti és deódolja a programna megfelelő sorrendben az utasításoat. Az utasításoat RIS szerű μművelete sorozatára bontja. A deódolt μművelete a Nyomövetőbe erülne (nem ell újra deódolni). Betöltő deódoló +I Ha több, mint 4 μművelet ű ltszüséges, Nyomövető aor μrom ra történi utalás. μrom lágazás jövendölő Bemeneti rész lágazás jövendölés ábra. Sorrenden ívüliség vezérlő A μművelete a programna megfelelő sorrendben erülne az ütemezőbe, eltérő sorrendben ezdődhet a végrehajtásu (esetleg regiszter átnevezéssel), de a pontos megszaítás övetelménye miatt az előírt sorrendben fejeződne be. Nyomövető μrom lágazás jövendölő Bemeneti rész Ütemező Befejező Sorrenden ívüliség vezérlő Máté: Architetúrá. előadás 5 Máté: Architetúrá. előadás 6. előadás 1

2 Megszaítás A (program) megszaítás azt jelenti, hogy az éppen futó program végrehajtása átmenetileg megszaad a processzor állapota megőrződi, hogy a program egy ésőbbi időpontban folytatódhassé és a processzor egy mási program, az úgynevezett megszaítás ezelő végrehajtását ezdi meg. A pontos megszaítás övetelménye A megszaítás előtti összes utasítás befejeződött, az utána övetezőből egy sem ezdődött el. Máté: Architetúrá. előadás ábra. A NetBurst csővezeté en ívüliség ezérlő Sorrende ve FP MMX SS Bemeneti rész eódoló Branch Target Buffer elágazási cél puffer L1 BTB μrom Nyomövető Nyomövető BTB Lefoglaló/átnevező Nem memóriasor ALU üt. ALU üt. Mozgató Befejező Memóriasor Bet. üt. Tár. üt. gész regisztergyűjtő Bet/Tár gész L1 Máté: Architetúrá. előadás L /memóriából Memórába/ Branch Target Buffer elágazási cél puffer Branch Target Buffer elágazási cél puffer Bemeneti rész eódoló L1 BTB μrom Nyomövető Nyomövető BTB Bemeneti rész eódoló L1 BTB μrom Nyomövető Nyomövető BTB Lefoglaló/átnevező A deódoló az utasításoat ből apja. zeet RIS szerű μműveletere bontja, és a nyomövető gyorsító tárban tárolja (aár 1 K μműveletet) a programna megfelelő sorrendben. 6 μműveletet csoportosít minden nyomövető sorba. Máté: Architetúrá. előadás 9 L /memóriából Memórába/ Lefoglaló/átnevező Feltételes elágazásnál az utolsó 4K elágazást tartalmazó L1 BTB ből (Branch Target Buffer elágazási cél puffer) ieresi a jövendölt címet, és onnan folytatja a deódolást. Ha az elágazás nem szerepel L1 BTB ben, aor statius jövendölés történi: visszafelé ugrást végre ell hajtani, előre ugrást nem. Máté: Architetúrá. előadás 10 L /memóriából Memórába/ Bemeneti rész eódoló L1 BTB μrom Nyomövető Nyomövető BTB Branch Target Buffer elágazási cél puffer A Lefoglaló/átnevező a ét sor megfelelőjébe teszi a végrehajtható μműveleteet, ha nincs RAW függőség. Az ALU az órajel étszeres sebességével dolgozna, nehéz folyamatosan munát adni nei. Lefoglaló/átnevező A Nyomöbető BTB az elágazó μművelete célcímét jövendöli. A deódoló ből cilusonént három μművelet erül a lefoglaló/átnevező ROB (ReOrder Buffer, átrendező puffer) nevű táblájába. z a tábla 1 bejegyzést tartalmazhat. L /memóriából Memórába/ en ívüliség ezérlő Sorrende ve Lefoglaló/átnevező Nem memóriasor Memóriasor ALU üt. ALU üt. Bet. üt. Tár. üt. Minden órajel cilusban egy betöltés és egy tárolás is végrehajtható. Máté: Architetúrá. előadás 11 Máté: Architetúrá. előadás 1. előadás

3 Ha egy μművelet minden inputja rendelezésre áll, aor az esetleges WAR vagy WAW függőséget a 10 firáló regiszter segítségével iüszöböli. RAW függőség esetén a μműveletet váraoztatja, és a ráövetező μműveleteet ezdi feldolgozni. gyszerre aár utasítás feldolgozása is folyamatban lehet, öztü 4 betöltés és 4 tárolás. Az utasításo a programna megfelelő sorrendben erülne az ütemezőbe, eltérő sorrendben ezdődhet a végrehajtásu, de az előírt sorrendben fejeződne be a pontos megszaítás övetelménye miatt. Máté: Architetúrá. előadás 13 Mindét regisztergyűjtő 1 regisztert tartalmaz, időben változi, hogy melyiben van AX, Az egyi egész aritmetiájú ALU az összes logiai, aritmetiai és elágazó, a mási csa az összeadó, ivonó, léptető és forgató utasítás végrehajtására épes. FP MMX SS ALU üt. ALU üt. Mozgató Bet. üt. Tár. üt. gész regisztergyűjtő Bet/Tár gész Máté: Architetúrá. előadás 14 A befejező feladata, hogy az utasításo a programna megfelelő sorrendben fejeződjene be. Nem lehet L1 et módosítani, amíg a tárolást megelőző művelete be nem fejeződte (4 bejegyzéses tároló puffer), de ha egy betöltő utasítás onnan aar olvasni, ahova egy orábbi tárolt, aor a tároláso pufferéből megaphatja a ért adatot (tárolás utáni betöltés). Mozgató Befejező gész regisztergyűjtő Bet/Tár L1 Máté: Architetúrá. előadás 15 UltraSPAR III (000) 64 bites RIS gép, felűről ompatibilis a 3 bites SPAR V architetúrával és az UltraSPAR I, II vel. Új a VIS.0 utasításészlet (3 grafius alalmazásohoz, tömörítéshez, hálózat ezeléshez, jelfeldolgozáshoz, stb.). Több processzorosalalmazásohoz észült. A legtöbb összeapcsoláshoz szüséges elemet is tartalmazza. 000 ben 0.6, 001 ben 0.9, 00 ben 1. GHz, órajel cilusonént 4 utasítást tud iosztani. Máté: Architetúrá. előadás UltraSPAR III PU 9 millió tranzisztor, 4 PU özös memóriával használható. 136 láb ( ábra). 64 (jelenleg csa 43) bites cím lehetséges (több helyen ellentmondó adato vanna a önyvben, az új iadásban néhol bennmaradta az UltraSPAR II re vonatozó adato), 1 bites ( byte) az adatsín. Belső gyorsító tár (3 KB utasítás + 64 KB adat, gyorsító sor 3 B). KB előre betöltő és tároló gyorsító tár eléréséhez. Az gyorsító tár osztott, ülső 1, 4 vagy MB A gyorsító sor mérete 64, 56 illetve 51 B Máté: Architetúrá. előadás 17 Másodlagos gyorsító tár (címé TAGs) Másodlagos gyorsító tár (adato) 1 Bejegyzés cím Érvényes/ érvénytelen 5 Bejegyzett TAG 4 Bejegyzés paritása 0 Adat címe A cím érvényes 1 UltraSPAR III? 3.4. ábra Adat Paritás UltraSPAR III özponti lső szintű gyorsító tára vezérlés 5 UB II memória puffer Sín ütemezés 5 Memória cím 35 ím paritása Érvényes cím Váraozás Válasz 4 Mem. adat 1 UPA interfész a fő memóriához Máté: Architetúrá. előadás 1. előadás 3

4 Az UltraSPAR II nél 0.5 MB os az tár, a gyorsító sor (cache line) 64 B os. nne megfelelően K 56K db gyorsító sor lehetséges. A gyorsító sor címzéséhez 13 1 bit szüséges. A PU mindig 1 bites Line címet (Bejegyzés cím) ad át. sa maximális méret esetén van ihasználva mind a 1 bit címzésre. A cím 64 bit es, de egyelőre 44 bit re orlátozva van 5 bit átfedés 6 bites bájt cím Tag Line 5 bit 1 bit =? ntry Valid Tag ash hline L Máté: Architetúrá. előadás 19 Máté: Architetúrá. előadás 0 51 KB os gyorsító tár esetén a 44 bites cím felosztása: Tag: 5 bit, Line: 13 bit, bájt cím: 6 bit = 44 bit. MB os tár esetén 1 bites Line ell, és 0 bites Tag (Bejegyzés adat) is elég lenne, de ilyeor hogy a PU esen műödhessen a gyorsító tárban tárolt 0 bites Tag et a gyorsító tár iegészíti Line 5 legmagasabb helyértéű bitjével. Az Adat címe a gyorsító sor címén (Bejegyzés cím, Line) ívül még bitet tartalmaz, mert egy átvitel során a gyorsító sorna csa negyed része ( bájt) mozgatható. Máté: Architetúrá. előadás 1 Másodlagos gyorsító tár (címé tags) 1 Bejegyzés cím (Line) Érvényes/érvénytelen 5 Bejegyzés adat (tag) 4 íme paritása 0 Másodlagos gyorsító tár (adato) 1 UltraSPAR III? 3.4. ábra Adat címe A cím érvényes Adat Paritás UltraSPAR III özponti lső szintű gyorsító tára UB II memória puffer vezérlés 5 Máté: Architetúrá. előadás UltraSPAR III özponti lső szintű gyorsító tára Sín ütemezés Sor/Oszlop cím ím paritása Érvényes cím Váraozás Válasz UPA interfész a fő memóriához UPA (Ultra Port Architecture) sín, hálózati csomópont vagy a ettő ombinációja. Több PU esetén egy özponti vezérlőn eresztül apcsolódna a sínhez. Több írást és olvasást tud egyidejűleg ezelni. Máté: Architetúrá. előadás 3 UB II (UltraSPAR ata Buffer II): ezen eresztül zajli a memória és a gyorsító tára özötti adatforgalom. Az adatsín 150 MHz es 1 bit ( B) széles szinron sín, így a sávszélesség.4 GB/s. UltraSPAR III PU lső szintű gyorsító íótára UB II memória puffer vezérlés 5 Válasz 4 Memória adat 1 UPA interfész a fő memóriához Máté: Architetúrá. előadás 4. előadás 4

5 Ugrótábla Az UltraSPAR III PU miroarchitetúrája L1 I Utasítás iosztó Utasítás puffer Rendszer interfész vezérlő Memória vezérlő L1 FP/Gr gész Betöltő tároló Memóriához 1 bit széles Tárolási gyorsító tár lőre betöltő gyorsító tár 4.4. ábra. Az UltraSPAR III PU blodiagramja Máté: Architetúrá. előadás 5 Ugrótábla L1 I Utasítás iosztó Utasítás puffer L1 I 3 KB 4 utas halmazezelésű, 3 B os gyorsító sor. Az utasítás iosztó cilusonént 4 utasítást tud iosztani Ugrótábla K bejegyzés elágazás jövendöléshez (cél cím is) elemű Utasítás puffer FP/Gr gész Betöltő tároló Két egész aritmetiájú ALU + regisztere + firáló regisztere Lebegőpontos : 3 regiszter, ülön összeadó/ivonó + szorzó + osztó, grafiai utasításo Máté: Architetúrá. előadás 6 L1 I Rendszer interfész vezérlő Memória vezérlő L1 Betöltő tároló Memóriához 1 bit széles Tárolási gyorsító tár KB lőre betöltő gyorsító tár KB L1 64 KB os 4 utas halmazezelésű, írás áteresztő, 3 bájtos gyorsító sor. Feltételezett betöltésre KB előre betöltő gyorsító tár. KB tárolási gyorsító tár. Memória vezérlő: virtuális fiziai cím. UltraSPAR III PU miroarchitetúrája A SPAR sorozat RIS elgondoláson alapul. A legtöbb utasításna ét forrás és egy cél regisztere van. lőre betöltés: speciális utasításoal, és a visszafelé ompatibilitás miatt hardveresen is. bites elágazás jövendölő + statius elágazás jövendölés. Máté: Architetúrá. előadás 7 Máté: Architetúrá. előadás A P F B (4.49. ábra) Ugrótábla él ímmultiplexor Utasítás gyorsító tár Utasítás deódoló Address generation, cím generáló. Ugrás, csapda, Az eltolás résben lévő utasítást mindig végrehajtja! Preliminari Fetch, előzetes betöltő. Legfeljebb 4 utasítást épes betölteni L1 I ből, nézi, hogy van e öztü elágazó, elágazás jövendölés. Branch target, elágazási cél. Ha ell ugrani, A Máté: Architetúrá. előadás 9 A P F B I J Ugrótábla él ímmultiplexor Utasítás gyorsító tár Utasítás deódoló Utasítás csoportosító Instruction group formation, utasítás csoportosító. Aszerint csoportosítja az utasításoat, hogy melyi műödési et használjá. Máté: Architetúrá. előadás 30. előadás 5

6 I J R Utasítás csoportosító Muna regisztergyűjtő L1 Betöltő/tároló, speciális J instruction stage grouping, utasítás iosztó. Az elérhető műödési etől függően aár 4 utasítást is továbbít az R szaaszna. Register, függőség esetén vár, nincs sorrenden ívüli végrehajtás. Máté: Architetúrá. előadás 31 J R Utasítás csoportosító Muna regisztergyűjtő L1 Betöltő/tároló, speciális xecution, végrehajtó. A legtöbb egészutasítás itt be is fejeződi. Ha egy utasítás észen van, aor frissül a muna regisztergyűjtő. Itt dől el, hogy az ugrás feltétele teljesül e. Hibás jövendölés esetén jelzés az A szaaszna, a csővezeté érvénytelenítése. ache, gyorsító tár. Itt történi az olvasás L1 ből. Máté: Architetúrá. előadás 3 J R M W lőjel iterjesztés, igazítás Utasítás csoportosító Muna regisztergyűjtő L1 lőre betöltő gy. tár Miss, hiány. L1 hiány esetén höz fordul. Itt történi az előjel iterjesztés, igazítás, az előre betöltő gyorsító tárból iszolgálható betöltés. Write, író. A speciális eredményei a muna regisztergyűjtőbe erülne. Betöltő/tároló, speciális Máté: Architetúrá. előadás 33 M W X T FP A/SUB Grafius, MM FP MUL/IV Grafius, MM extended, iterjesztett. Itt fejeződi be a legtöbb FP és grafiai utasítás. Trap, csapda. z észleli az egész és FP csapdáat. Pontos megszaítás. Máté: Architetúrá. előadás 34 A szaasz véglegesíti a regisztere értéét az architetúrális regiszter gyűjtőben. Megszaításor az itteni adato érvényese. R M W X T Muna regisztergyűjtő Arch. r.gyűjtő L1 Betöltő/tároló, speciális J R M W X T FP A /SUB Grafi us ALU UL/IV us ALU FP M Grafi Utasítás csoportosító Muna regisztergyűjtő Arch. r.gyűjtő L1 Betöltő/tároló, speciális lőjel iterjesztés, igazítás Tárolási sor Tárolási gy.tár Máté: Architetúrá. előadás 35 lőjel iterjesztés, igazítás Tárolási sor Tárolási gy.tár Máté: Architetúrá. előadás 36. előadás 6

7 I 051 (190) él: beépített rendszereben való alalmazás. Fő szempont: olcsóság (ma már ), sooldalú alalmazhatóság. A memóriával, be és ivitellel együtt egyetlen lapára integrált számítógép. Mirovezérlő. Évenént milliárd mirovezérlőt adna el, a legnépszerűbb az MS 51 es család. A család tagjai nagyon hasonló. Máté: Architetúrá. előadás 37 I 051 (190) 40 multiplexelt lábú standard toban erül forgalomba tranzisztor. 4 KB ROM, max. 64 KB ülső memória, 1 B RAM. címvezeté. bites adat sín. 3 I/O vonal 4 db bites csoportba rendezve, eze mindegyie hozzáöthető nyomógombhoz, apcsolóhoz, L hez, Időzítő. Pl. igitális óra: nyomógombo, apcsoló, ijelző. Máté: Architetúrá. előadás 3 A R# WR# AL PSN# A# Időzítő Megszaításo TX RX RST Az I 051 logiai lábiosztása (3.50. ábra) 051 Φ Táp Port 0 Port 1 Port Port 3 Address ata R# olvas a memóriából WR# ír a memóriába AddressLatch nable: ülső memória esetén a sínen érvényes a cím Programg Store Nable: olvasás a programot tároló memóriából xternal Access (az értée állandó): 1 a címe a belső, 0 a ülső memóriára vonatozna Máté: Architetúrá. előadás 39 A R# WR# AL PSN# A# Időzítő Megszaításo TX RX RST Az I 051 logiai lábiosztása (3.50. ábra) 051 Φ Táp Port 0 Port 1 Port Port 3 A ét időzítő ülső áramörről is aphat jelet (számláló) Megszaításo Soros B/K művelethez TX Transmitted ata, továbbított adat RX Received ata, érezett adat ReSeT Port (4*) bites I/O soros vonal Máté: Architetúrá. előadás 40 ALU RAM RAM AR IR SP B A TMP TMP1 PSW Fő sín ROM Port 0 Port 1 Port Port 3 ROM AR BUFFR P növelő P PTR Időzítő 0 Időzítő 1 Időzítő Loális sín Az I 051 PU miroarchitetúrája (4.50. ábra) Máté: Architetúrá. előadás 41 ALU RAM RAM AR IR SP B A TMP TMP1 PSW Fő sín Az I 051 PU miroarchitetúrája (4.50. ábra) RAM 1 bájt A regisztere is a RAM ban vanna RAM ARess a RAM címzéséhez Instruction Register Stac Pointer B szorzásnál, osztásnál van szerepe, ideiglenes tárolásra is használható Aumulator: fő aritmetiai regiszter, a legtöbb számítás eredménye itt eletezi TMP1 TMP az ALU bemenetei, az eredmény a fő sínről aármelyi regiszterbe erülhet Program Status Word Máté: Architetúrá. előadás 4. előadás 7

8 Az I 051 PU miroarchitetúrája ROM 4 KB belső, max. 64 KB ülső bites regisztere: ROM ARess BUFFR P, P növelő P t beírva, majd iolvasva P növelődi PTR Időzítő 0 Port 0 3 ROM Port 0 Port 1 Port Port 3 ROM AR BUFFR P növelő P PTR Időzítő 0 Időzítő 1 Időzítő Loális sín Máté: Architetúrá. előadás 43 Az I 051 PU miroarchitetúrája (4.50. ábra) A legtöbb utasítás egy óracilust igényel. Nincs sorrenden ívüliség. A cilus hat állapota: 1. Az utasítás a ROM ból a fősínre és IR be erül.. eódolás, P növelése. 3. Operanduso előészítése. 4. gyi operandus a fősínre, onnan általában TMP1 be, a mási A ből TMP be erül. 5. Az ALU végrehajtja a műveletet. 6. Az ALU imenete a fősínre erül, ROM AR felészül a övetező utasítás olvasására. Máté: Architetúrá. előadás 44 Összehasonlítás Pentium 4 IS gép egy IS utasítás több RIS miroutasítás UltraSPAR III RIS gép I 051 inább RIS, mint IS Sgép picojava II verem gép, so memória hivatozás több IS utasítás egy RIS miroutasítás picojava II PU miroarchitetúrája (csa az 1. iadásban van meg) Nem szupersaláris: a miroműveleteet a iosztás sorrendjében hajtja végre és fejezi be (a fő cél, hogy olcsó legyen). Regiszter oszlop: 64 db 3 bites regiszter, a verem tetején lévő szavaat tartalmazza. Automatius eljárás (cselező dribbling): a regiszter oszlop ne legyen túl tele vagy túl üres. ilius puffer mutatóval: nem ell másolgatni. Máté: Architetúrá. előadás 45 Máté: Architetúrá 9. előadás 46 picojava II PU miro architetúrája (4.51. ábra) Memória és B/K sín illesztő 3 0 KB I gyorsító tár 3 0 KB gyorsító tár 3 3 lőre betöltő, deódoló, Végrehajtást vezérlő gész és lebegőpontos összevonó 3x3 64 db 3 bites Regiszter oszlop regiszter A regiszter oszlop özvetlenül, a gyorsító egy cilus ésleltetéssel érhető el. x3 Máté: Architetúrá 9. előadás 47 Betöltés az I gyorsítótárból eódolás, összevonás Operanduso a veremből Utasítás végrehajtás gyorsítóba írás redménye verembe írása picojava II csővezetée (4.5. ábra) Nem szupersaláris, a miroműveleteet a iosztás sorrendjében hajtja végre. 1. Betöltés: egyszerre bájt az I gyorsítótárból.. eódolás: RIS jellegű, ét forrás és egy cél regisztert tartalmazó miroutasításoat állít elő a IS utasítás folyamból. 3. Operandus betöltés a veremből (regiszter oszlopból). 4. Utasítás végrehajtás. 5. Ha ell, a gyorsítóba írás. 6. redménye verembe írása, ha ell. Máté: Architetúrá 9. előadás 4. előadás

9 SP Utasítás összevonás, pl.: n=+m; m +m n m Kezdetben n m ILOA után n n +m (4.53. ábra) n +m m m m m m ILOA m után A deódoló egyetlen miroműveletté vonja össze. IA után ISTOR n után Máté: Architetúrá 9. előadás 49 Kezdetben Összevont utasítás után Utasítás csoporto (4.54. ábra) soport Leírás Példa NF Nem összevonható utasításo GOTO LV Betesz egy szót a verembe ILOA MM gy szót a veremből a memóriába tesz ISTOR BG1 gyverem operandusú utasításo IFQ BG Két verem operandusú utasításo IF_MPQ OP Két operandusú utasításo eredménnyel IA JVM ne több utasítása van, mint IJVM ne! Több utasítás tartozi egy csoportba. Máté: Architetúrá 9. előadás 50 Utasításo összevonása A deódoló figyeli, hogy a sorozat megfelel e egy legfeljebb 4 hosszú mintána (4.55. ábra). Ha megfelel, aor a sorozatot egyetlen miroutasítással helyettesíti. 74 bites miroműveleteet oszt i, eze legtöbbje egy ódot és három regisztert tartalmaz, és egy cilusban végrehajtható. Utasítás sorozat Példa LV LV OP MM ILOA, ILOA, IA, ISTOR LV LV OP ILOA, ILOA, IA LV LV BG ILOA, ILOA, IF_MPQ LV BG1 ILOA, IFQ LV BG ILOA, IF_MPQ LV MM ILOA, ISTOR OP MM IA, ISTOR Máté: Architetúrá 9. előadás 51 lágazás jövendölés: nem lesz elágazás! Inább olcsó, mint bonyolult hardver! Máté: Architetúrá 9. előadás 5 Hogy érvényesül a RIS elv a Pentium 4 esetén? Milyen gyorsító táraat használ a Pentium 4? Jellemezze a Pentium 4 gyorsító tárát! Mire szolgál az előre betöltő? Mit jelent a szimatolás? Milyen sorrendben deódolja a Pentium 4 az utasításoat? Mire szolgál a μrom? Mire szolgál a nyomövető gyorsító tár? Milyen elágazás jövendölést használ a Pentium 4? Mire szolgál az L1 BTB? Mire szolgál a nyomövető BTB? Milyen sorrendben ezdődi az utasításo végrehajtása a Pentium 4 en? Máté: Architetúrá. előadás 53 Máté: Architetúrá. előadás 54. előadás 9

10 Mire szolgál a Pentium 4 lefoglaló/átnevező e? Mire szolgálna a regiszter gyűjtő? Milyen sorrendben fejeződi be az utasításo végrehajtása a Pentium 4 en? Mi a ülönbség a Pentium 4 ét egész aritmetiájú ALU ja özött? Miért nem írható azonnal az eredmény be? Mit jelent a pontos megszaítás ifejezés? Milyen problémát oozhat a tárolás utáni betöltés? Hogy műödi az UltraSPAR III másodlagos gyorsító tára? Mire szolgál az UPA (Ultra Port Architecture)? Mire szolgál az UB II (UltraSPAR ata Buffer II)? Milyen szervezésű az UltraSPAR III L1 I gyorsító tára? Mire szolgál a muna regisztergyűjtő? Mire szolgál az architetúrális regisztergyűjtő? Mire szolgál az előre betöltő gyorsító tár? Mire szolgál a tárolási sor? Mire szolgál a tárolási gyorsító tár? Máté: Architetúrá. előadás 55 Máté: Architetúrá. előadás 56 Mire szolgál az UltraSPAR III ugrótáblája? Milyen elágazás jövendölést használ az UltraSPAR III? Mit nevezün eltolás résne? Hogy ezeli az UltraSPAR III az eltolás rést? Mire szolgál az utasítás csoportosító? Hány ALU van az UltraSPAR III ban? Hogy ezeli az UltraSPAR III a függőségeet? Máté: Architetúrá. előadás 57 Mi az I 051 fő alalmazási területe? Nagyságrendileg milyen árú egy I 051? Jellemezze az I 051 et! Mi a RAM? Mi a ROM? Hány bites a RAM AR regiszter? Hány bites a ROM AR regiszter? Meora az I 051 RAM ja? Meora az I 051 ROM ja? Mire szolgál az IR, SP, B, A, TMP1 regiszter? Mi a PSW? Hogy történi P növelése? Máté: Architetúrá. előadás 5 Milyen és hány be/imenete van az I 051 ne? Mire használható az I 051 be/imenetei? Hány időzítője van az I 051 na? Mire használható az I 051 időzítői? Mi az I 051 ALU jána bemenetei? Milyen állapotai vanna az óracilusána? Jellemezzea IS gépeet! Jellemezze a RIS gépeet! IS vagy RIS gép a Pentium 4? IS vagy RIS gép az UltraSPAR III? IS vagy RIS gép az I 051? Hasonlítsa össze a Pentium 4 et, az UltraSPAR III at és az I 051 et! Máté: Architetúrá. előadás 59 Az előadáshoz apcsolódó Fontosabb témá A Pentium 4 processzor, a Pentium 4 miroarchitetúrája A NetBurst csővezeté Az UltraSPAR III processzor és az UltraSPAR III miroarchitetúrája, csővezetée Az I 051 processzor és az I 051 miroarchitetúrája A Pentium 4, az UltraSPAR III és az I 051 miroarchitetúrájána összehasonlítása Máté: Architetúrá. előadás 60. előadás 10