A konferencia terem foglaltsága miatt a november 11-i előadást november 12-én 10h-tól tudom megtartani a konferencia teremben.
|
|
- Lóránd Balog
- 7 évvel ezelőtt
- Látták:
Átírás
1 A konferencia terem foglaltsága miatt a november -i előadást november -én h-tól tudom megtartani a konferencia teremben. Elágazás jövendölés Figyeljük, hogy az utolsó k feltételes elágazást végre kellett-e hajtani. Ez egy k bites számot eredményez, ezt az elágazási előzmények blokkos regiszterében tároljuk. Ha a k bites szám megegyezik a táblázat valamely bejegyzésének a kulcsával (találat), akkor az ott talált jövendölést használja. Máté: Architektúrák 8. előadás Máté: Architektúrák 8. előadás Szuperskaláris architektúrák (. 6. ábra) S ALU S S S ALU S utasítás beolvasó utasítás dekódoló operandus beolvasó LOA eredmény visszaíró STORE Szuperskaláris processzor funkcionális gel Lebegőpontos Szuperskaláris architektúra esetén a dekódoló az utasításokat mikroutasításokra darabolhatja. Legegyszerűbb, ha a mikroutasítások végrehajtási sorrendje megegyezik a betöltés sorrendjével, de ez nem mindig optimális. Függőségek Ha egy utasítás írni/olvasni akar egy regisztert, akkor meg kell várja azon korábbi utasítások befejezését, amelyek ezt a regisztert írni/olvasni akarták! Máté: Architektúrák 8. előadás Máté: Architektúrák 8. előadás Függőségek Egy utasítás nem hajtható végre az alábbi esetekben: RAW (valódi) függőség (Read After Write): Onnan akarunk olvasni operandust, ahova még nem fejeződött be egy korábbi írás. WAR függőség (Write After Read): Olyan regiszterbe szeretnénk írni az eredményt, ahonnan még nem fejeződött be egy korábbi olvasás, WAW függőség (Write After Write): Olyan regiszterbe szeretnénk írni az eredményt, ahova még nem fejeződött be egy korábbi írás. Ne boruljon föl az írások sorrendje! Függőségek: nem olvashatjuk, aminek az írása még nem fejeződött be (RAW), és nem írhatjuk felül, amit korábbi utasítás olvasni (WAR) vagy írni akar (WAW). Annak nincs akadálya, hogy onnan olvassunk, ahonnan egy korábbi olvasás még nem fejeződött be, tehát az olvasás utáni olvasás nem okoz függőséget. Nincs RAR függőség. Máté: Architektúrák 8. előadás Máté: Architektúrák 8. előadás 6 8. előadás
2 Függőségek nyilvántartása: Regiszterenként egy-egy számláló, hogy hányszor használják a végrehajtás alatt lévő (mikro)utasítások a regisztert olvasásra illetve írásra. Pl. Tegyük fel, hogy a dekódoló ciklusonként két utasítást tud kiosztani végrehajtásra (a valóságban - 6 utasítást). Az n. ciklusban dekódolt utasítás végrehajtása legkorábban az (n+). ciklusban kezdődhet, és az (n+)-ben fejeződik be, de a szorzás csak az (n+)-ban. Az utasítások indítása és befejezése az eredeti sorrendben történjék! C= ciklus, K=kiosztás, B=befejezés (~.. ábra). Máté: Architektúrák 8. előadás 7 Olvasott regiszterek Írt regiszterek C # ekódolt K B R=R*R R=R+R R=R+R R6=R+R - RAW R miatt I csak I után fejeződhet be Csak a ciklus végére történik meg a visszaírás R-be R7=R*R 6 6 R=R-R - WAR R miatt R=R*R - RAW R miatt R=R+R - WAR R miatt megjegyzés hiba Máté: Architektúrák 8. előadás 8 Olvasott regiszterek Írt regiszterek C # ekódolt K B R=R*R - RAW R miatt R=R+R - WAR R miatt Néhány gép bizonyos utasításokat átugorva függőben hagy, előbb későbbi utasításokat hajt végre, és később tér vissza a függőben hagyott utasítások végrehajtására (~.. ábra). Máté: Architektúrák 8. előadás 9 Máté: Architektúrák 8. előadás Sorrendtől eltérő végrehajtás (kezdés és befejezés) esetén (.. ábra) Olvasott regiszterek Írt regiszterek C # ekódolt K B R=R*R R=R+R R=R+R R6=R+R - RAW R7=R*R I megelőzi I-et 6 R(S)=R-R 6 WAR: R helyett S I nem indulhat RAW függőség (R) I miatt, de adminisztrációt igényel, hogy melyik regisztereket használja (függőséget okozhat az átugrott utasítás is!). I megelőzheti I et. I6 R=R-R helyett S=R-R. Az S segéd regisztert használja R helyett (regiszter átnevezés). Az eredményt később átmásolhatja R -be, ha R fölszabadult. Máté: Architektúrák 8. előadás Olvasott regiszterek Írt regiszterek C # ekódolt K B R=R*R R=R+R R=R+R R6=R+R - RAW 6 R7=R*R R(S)=R-R 6 I megelőzi I-et WAR: R helyett S 7 R=R*R(S) - 8 R(S)=R+R 8 I6 eredménye R helyett S-ben képződik (regiszter átnevezés)! A későbbi utasításokban R helyett S-et kell használni! I7 RAW és WAW függőség R miatt (I), RAW függőség R (S) miatt (I6), regiszter átnevezés miatt: R=R*R helyett R=R*S I8 WAR függőség: R-et I, I olvassa, S-be I7 ír (WAW) ezért R=R+R helyett S=R+R (mostantól R helyett S kell). Máté: Architektúrák 8. előadás 8. előadás
3 Olvasott regiszterek Írt regiszterek C # ekódolt K B R=R*R R=R+R R=R+R R6=R+R - RAW R7=R*R I megelőzi I-et 6 R(S)=R-R 6 WAR: R helyett S 7 R=R*R(S) - RAW 8 R(S)=R+R( ) 8 WAR (R=S) Máté: Architektúrák 8. előadás Olvasott regiszterek Írt regiszterek C # ekódolt K B (R=S) I8 eredménye a 7. ciklusban átkerülhet S -ből R-be, de jobb, ha a hardver nyilvántartja, hogy hol van. A modern CPU-k gyakran titkos regiszterek tucatjait használják regiszter átnevezésre, hogy ezáltal kiküszöböljék a WAR és WAW függőségeket. Máté: Architektúrák 8. előadás Feltételezett végrehajtás (.. ábra) Páros és páratlan számok köbének összege: evensum = ; evensum = ; oddsum = ; oddsum = ; i = ; i = ; while(i < limit) { k = i * i * i; i >= limit while(i < limit) if(((i/)*) == i) k = i * i * i; evensum = evensum + k; igaz if(((i/)*) == i) else oddsum = oddsum + k; i = i + ; } evensum = evensum + k; i = i + ; hamis oddsum = oddsum + k; Máté: Architektúrák 8. előadás Feltételezett végrehajtás (.. ábra) Speculative Execution Alap blokk (basic block): lineáris kód sorozat. Sokszor rövid, nincs elegendő párhuzamosság, hogy hatékonyan kihasználjuk. Emelés: egy utasítás előre hozatala egy elágazáson keresztül (lassú műveletek esetén nyerhetünk vele). Pl. evensum és oddsum regiszterbe tölthető az elágazás előtt. Az egyik LOA természetesen fölösleges. Ha valamit nem biztos, hogy meg kell csinálni, de nincs más dolga a gépnek, akkor megteheti, de csak firkáló regiszterekbe írhat. Ha később kiderül, hogy kell, akkor átírja az eredményeket a valódi regiszterekbe, ha nem kell, elfelejti. Máté: Architektúrák 8. előadás 6 Feltételezett végrehajtás (Speculative Execution) Mellékhatások: fölösleges gyorsító sor csere, SPECULATIVE_LOA: megpróbálja a betöltést a gyorsító tárból. Ha nincs ott, akkor föladja. if(x>) z=y/x; Ha az osztást a feltétel ellenőrzése előtt végzi el a processzor (emelés), akkor x= esetén csapda következik be -val való osztás miatt. Megoldás: mérgezés bit. Emelés esetén a csapda csak akkor következik be, ha az emelt műveletet tényleg végre kell hajtani. Máté: Architektúrák 8. előadás 7 Pentium (. november) Felülről kompatibilis az I888,, Pentium III-mal. 9.,, M tranzisztor,,, GHz, 6-8W, 78 láb (.. ábra), bites gép, 6 bites adat sín. NetBurst architektúra. fi fixpontos ALU. Mindkét ALU kétszeres órajel sebességgel fut. Többszálúság (hyperthreding): % többlet a lapkán ~ két CPU. Máté: Architektúrák 8. előadás 8 8. előadás
4 Többszálúság (hyperthreding, 8.7. ábra) (a) A A A A A A6 A7 A8 (b) B B B B B B6 B7 B8 (c) C C C C C C6 C7 C8 Óraciklus Az (a), (b) és (c) processzus külön futtatva az üres téglalapoknál várakozni kényszerül a memóriához fordulások miatt. A többszálúság többszörözött regiszter készlet és némi szervező hardver hozzáadásával valósítható meg: EGYÜTT A B C A B C A B C A B C Máté: Architektúrák 8. előadás 9 Sín ütemezés Kérés Hiba Szimatolás Válasz Adat BPRI# LOCK# BR# A# AS# REQ# Paritás# Misc# RS# TRY# Paritás# BNR# # RY# BSY# Paritás# Egyéb# Pentium CPU 6 7 Φ 8 8 táp RESET# Megszakítások Energiaellátás Hőmenedzsment Órajel iagnosztika Inicializálás Egyéb Pentium logikai lábkiosztása (.. ábra) Máté: Architektúrák 8. előadás Pentium logikai lábkiosztása (.. ábra) RESET#: a CPU alapállapotba hozatala, Megszakítások: régi vezérlő, és Advanced Programmable Interrupt Controller (APIC) Különböző tápfeszültségek, alvási állapotok, Jelzés fölött, Rendszersín frekvenciája, Pentium CPU RESET# Megszakítások Energiaellátás Hőmenedzsment Órajel iagnosztika Inicializálás Egyéb Máté: Architektúrák 8. előadás 7 Sín ütemezés BPRI# LOCK# BR# A# AS# Kérés REQ# Paritás# Hiba Misc# Szimatolás Misc# RS# Válasz TRY# Paritás# BNR# # 6 RY# Adat BSY# Paritás# Egyéb# (.. ábra) Pentium CPU Pentium logikai lábkiosztása Sín ütemezés: BPRI#: magas, BR#: normál prioritású igény LOCK#: sín foglalás több ciklusra, Kérés: A#: 8 bájtos adat 6 bites címe (6 GB címezhető), AS#: a cím érvényes, REQ#: kívánság, Válasz: RS#: státus, TRY#: a szolga tud adatot fogadni, BNR#: WAIT Adat: #: 8 bájtos adat, RY#: az adat a sínen van, BSY#: a sín foglalt. Máté: Architektúrák 8. előadás Pentium Gépi utasítások RISC szerű mikroutasítások, több mikroutasítás futhat egyszerre: szuperskaláris gép, megengedi a sorrenden kívüli végrehajtást is. Pentium - szintű belső gyorsító tár. L: 8 KB adat, utas halmaz kezelésű, írás áteresztő, 6 bájtos gyorsító sor. 8 KB utasítás + nyomkövető tár akár dekódolt mikroutasítás tárolására. L: 6 KB MB, egyesített, 8 utas halmaz kezelésű, késleltetve visszaíró, 8 bájtos gyorsító sor. Előre betöltő. Az Extrem Edition-ban MB (közös) L is van. Multiprocesszoros rendszerekhez szimatolás - snoop. Máté: Architektúrák 8. előadás Máté: Architektúrák 8. előadás 8. előadás
5 Szimatolás snoop Minden processzor figyeli a sínen a többi processzor memóriához fordulásait (szimatol). Ha valamelyik processzor olyan adatot kér, amely bent van a gyorsító tárában, akkor a gyorsító tárából megadja a kért adatot, és letiltja a memóriához fordulást. Máté: Architektúrák 8. előadás Szimatolás snoop Ha minden processzornak saját írás áteresztő gyorsító tára van (8.. ábra) Esemény Saját gyorsító tár Többi gyorsító tár Olvasás hiány Olvasás a memóriából szimatolás Olvasás találat Olvasás a gyorsító tárból Írás hiány Írás a memóriába Ha az írandó szó a Írás találat gyorsító tárban van, Írás a gyorsító tárba akkor érvényteleníti a és a memóriába gyorsító tár bejegyzést A Pentium esetén L az írás áteresztő gyorsító tár, a késleltetve visszaíró L a memória. Máté: Architektúrák 8. előadás 6 Pentium memória sín A memóriaigények, tranzakciók 6 állapota: 6 fázisú csővezeték (.. ábra bal oldal) fázisonként külön vezérlő vonalakkal (amint a mester megkap valamit, elengedi a vonalakat):. Sín ütemezés (kiosztás, bus arbitration): eldől, hogy melyik sínmester következik,. Kérés: cím a sínre, kérés indítása,. Hibajelzés: a szolga hibát jelez(het),. Szimatolás,. Válasz: kész lesz-e az adat a következő ciklusban,. Adat: megvan az adat. Máté: Architektúrák 8. előadás 7 Φ: tranzakció Pentium memória sín csővezetéke (.6. ábra) T T T T T T 6 T 7 T 8 T 9 T T T K H S V A K H S V A K H S V A K H S V A K H S V A 6 K H S V A 7 K H S V A Ütemezés (nem ábrázoltuk), csak akkor kell, ha másé a sín. K: kérés, H: hiba, S: szimatolás, V: válasz, A: adat Máté: Architektúrák 8. előadás 8 A Pentium mikroarchitektúrája Memória sínhez Memória alrendszer Rendszerinterfész Betöltő dekódoló L +I Nyomkövető μrom Végrehajtó L Egész és lebegőpontos végrehajtó Ütemezők Befejező Elágazás jövendölő Bemeneti rész Sorrenden kívüliség vezérlő.6. ábra. A Pentium blokkdiagramja Máté: Architektúrák 8. előadás 9.6. ábra. A Pentium memória alrendszere Memória sínhez Memória alrendszer L 6 KB az első, KB a második, Rendszerinterfész MB a harmadik L +I generációs Pentium -ben. Bemeneti rész L 8 utas halmaz kezelésű, késleltetve visszaíró, 8 bájtos gyorsító sor, minden második ciklusban kezdődhet egy 6 bájtos feltöltés a memóriából. Előre betöltő: megpróbálja L-be tölteni azt a gyorsító sort, amelyre majd szükség lesz (nincs az ábrán). Máté: Architektúrák 8. előadás 8. előadás
6 .6. ábra. A Pentium bemeneti rész L-ből betölti és dekódolja a programnak megfelelő sorrendben az utasításokat. Az utasításokat RISC szerű mikroműveletek sorozatára bontja. A dekódolt mikro-műveletek a Nyomkövetőbe kerülnek (nem kell újra dekódolni). Betöltő dekódoló L +I Nyomkövető μrom Elágazás jövendölő Bemeneti rész Ha több, mint mikroművelet szükséges, akkor μrom-ra történik utalás. Elágazás jövendölés. Máté: Architektúrák 8. előadás A bemeneti rész az utasításokat L-ből kapja. Ezeket dekódolja, RISC szerű mikroműveletekre bontja, a nyomkövető gyorsító tárban tárolja (akár K mikroműveletet) a programnak megfelelő sorrendben. 6 mikroműveletet csoportosít minden nyomkövető sorban. Feltételes elágazásnál az utolsó Kelágazást tartalmazó L BTB-ből (Branch Target Buffer elágazási cél puffer) kikeresi a jövendölt címet, és onnan folytatja a dekódolást. Ha az elágazás nem szerepel L BTB-ben, akkor statikus jövendölés történik: visszafelé ugrást végre kell hajtani, előre ugrást nem. Máté: Architektúrák 8. előadás.6. ábra. Sorrenden kívüliség vezérlő Az utasítások a programnak megfelelő sorrendben kerülnek az ütemezőbe, eltérő sorrendben kezdődhet a végrehajtásuk (esetleg regiszter átnevezéssel), de a pontos megszakítás követelménye miatt az előírt sorrendben fejeződnek be. A Pentium mikroarchitektúrája Memória sínhez Memória alrendszer Rendszerinterfész L +I Végrehajtó L Egész és lebegőpontos végrehajtó Nyomkövető μrom Elágazás jövendölő Bemeneti rész Ütemezők Befejező Sorrenden kívüliség vezérlő Máté: Architektúrák 8. előadás Betöltő dekódoló Nyomkövető μrom Ütemezők Befejező Elágazás jövendölő Bemeneti rész Sorrenden kívüliség vezérlő.6. ábra. A Pentium blokkdiagramja Máté: Architektúrák 8. előadás.7. ábra. A NetBurst csővezeték Branch Target Buffer elágazási cél puffer Branch Target Buffer elágazási cél puffer Bemeneti rész ekódoló L BTB μrom Nyomkövető Nyomkövető BTB Bemeneti rész ekódoló L BTB μrom Nyomkövető Nyomkövető BTB en kívüliség zérlő Sorrende ve FP MMX SSE Lefoglaló/átnevező Nem memóriasor ALU üt. ALU üt. Mozgató Befejező Memóriasor Bet. üt. Tár. üt. Egész regisztergyűjtő Bet/Tár Egész Máté: Architektúrák 8. előadás L L /memóriából Memórába/ Lefoglaló/átnevező A dekódoló g az utasításokat L-ből kapja. Ezeket RISC szerű mikroműveletekre bontja, és a nyomkövető gyorsító tárban tárolja. Innen ciklusonként három mikroművelet kerül a lefoglaló/átnevező ROB (ReOrder Buffer, átrendező puffer) nevű táblájába. Ez a tábla 8 bejegyzést tartalmazhat. Máté: Architektúrák 8. előadás 6 L /memóriából Memórába/ 8. előadás 6
7 Ha egy mikroművelet minden inputja rendelkezésre áll, akkor az esetleges WAR vagy WAW függőséget a firkáló regiszter segítségével kiküszöböli. RAW függőség esetén a mikroműveletet várakoztatja, és a rákövetkező mikroműveleteket kezdi feldolgozni. Egyszerre akár 6 utasítás feldolgozása is folyamatban lehet, köztük 8 betöltés és tárolás. Az utasítások a programnak megfelelő lő sorrendben kerülnek az ütemezőbe, eltérő sorrendben kezdődhet a végrehajtásuk, de az előírt sorrendben fejeződnek be. Pontos megszakítás: a megszakítás előtti összes utasítás befejeződött, az utána következőkből egy sem kezdődött el. Máté: Architektúrák 8. előadás 7 A Lefoglaló/átnevező a két sor megfelelőjébe teszi a végrehajtható mikroutasításokat. Az ALU-k az órajel kétszeres sebességével dolgoznak, nehéz folyamatosan munkát adni nekik. en kívüliség zérlő Sorrende ve Lefoglaló/átnevező Nem memóriasor Memóriasor ALU üt. ALU üt. Bet. üt. Tár. üt. Minden órajel ciklusban egy betöltés és egy tárolás is végrehajtható. Máté: Architektúrák 8. előadás 8 Mindkét regisztergyűjtő 8 regisztert tartalmaz, időben változik, hogy melyikben van EAX, Az egyik egész aritmetikájú ALU az összes logikai, aritmetikai, és elágazó, a másik csak az összeadó, kivonó, léptető és forgató utasítás végrehajtására képes. ALU üt. ALU üt. Bet. üt. Tár. üt. A befejező feladata, hogy az utasítások a programnak megfelelő sorrendben fejeződjenek be. L utas halmazkezelésű, írás áteresztő gyorsítótár 6 bájtos gyorsító sorral. Nem lehet L-et módosítani, amíg a tárolást megelőző műveletek be nem fejeződtek ( bejegyzéses tároló puffer), de ha egy betöltő utasítás onnan akar olvasni, ahova egy korábbi tárolt, akkor a tárolások pufferéből megkaphatja a kért adatot (tárolás utáni betöltés). FP MMX SSE Mozgató Egész regisztergyűjtő Bet/Tár Egész Egész regisztergyűjtő Mozgató Bet/Tár Befejező L Máté: Architektúrák 8. előadás 9 Máté: Architektúrák 8. előadás.7. ábra. A NetBurst csővezeték en kívüliség zérlő Sorrende ve FP MMX SSE Bemeneti rész ekódoló Branch Target Buffer elágazási cél puffer L BTB μrom Nyomkövető Nyomkövető BTB Lefoglaló/átnevező Nem memóriasor ALU üt. ALU üt. Mozgató Befejező Memóriasor Bet. üt. Tár. üt. Egész regisztergyűjtő Bet/Tár Egész Máté: Architektúrák 8. előadás L L /memóriából Memórába/ () 6 bites RISC gép, felűről kompatibilis a bites SPARC V8 architektúrával és az UltraSPARC I, II-vel. Új a VIS. utasításkészlet ( grafikus alkalmazásokhoz, tömörítéshez, hálózat kezeléshez, jelfeldolgozáshoz, stb.). Több processzoros alkalmazásokhoz készült. Az összekapcsoláshoz szükséges elemeket is tartalmazza. -ben.6, -ben.9, -ben. GHz, órajel ciklusonként utasítás elvégzését tudja indítani. Máté: Architektúrák 9. előadás 8. előadás 7
8 CPU 9 millió tranzisztor, CPU közös memóriával használható. 68 láb (. 7. ábra). 6 (jelenleg csak ) bites cím és 8 bites adat lehetséges (több helyen ellentmondó adatok vannak a könyvben, az új kiadásban néhol bennmaradtak az UltraSPARC II-re vonatkozó adatok). Belső gyorsító tár ( KB utasítás + 6 KB adat, gyorsító sor B). KB előre betöltő és tároló gyorsító tár L eléréséhez. Az L gyorsító tár osztott, külső, vagy 8 MB A gyorsító sor mérete 6, 6 illetve B Máté: Architektúrák 8. előadás Másodlagos gyorsító tár (címkék - tags) 8 Bejegyzés cím Érvényes/ érvénytelen Bejegyzés adat Bejegyzés paritása Adat címe Másodlagos A cím érvényes gyorsító tár (adatok) 8 Adat 6 Paritás? UltraSPARC III központi Első szintű gyorsító tárak vezérlés UB II memória puffer Sín ütemezés Memória cím Cím paritása Érvényes cím Várakozás Válasz Mem. adat ECC 8 6 UPA interfész a fő memóriához Máté: Architektúrák 8. előadás Az UltraSPARC II-nél.-6 MB-os az L tár és 8 K - 6 K db 6 B-os gyorsító sor (cache line) lehet. A gyorsító sor címzéséhez 8 bit szükséges. A CPU mindig 8 bites Line címet (Bejegyzés cím) ad át. Csak maximális méret esetén van kihasználva mind a 8 bit címzésre. A cím 6 bit-es, de egyelőre bit-re korlátozva van bit átfedés 6 bites bájt cím Tag Line bit 8 bit =? Entry Valid Tag Cash hline L -... Máté: Architektúrák 8. előadás Máté: Architektúrák 8. előadás 6 KB-os gyorsító tár esetén a bites cím felosztása: Tag: bit, Line: bit, bájt cím: 6 bit = bit. 6 MB-os tár esetén 8 bites Line kell, és bites Tag (Bejegyzés adat) is elég lenne, de ilyekor hogy a CPU esen működhessen a gyorsító tárban tárolt bites Tag-et a gyorsító tár kiegészíti Line legmagasabb helyértékű bitjével. Az Adat címe a gyorsító sor címén (Bejegyzés cím, Line) kívül még bitet tartalmaz, mert egy átvitel során a gyorsító sornak csak negyed része (6 bájt) mozgatható. Másodlagos gyorsító tár (címkék - tags) Másodlagos gyorsító tár (adatok) 8 Bejegyzés cím (Line) Érvényes/érvénytelen 8 6 Bejegyzés adat (tag) Címke paritása Adat címe A cím érvényes Adat Paritás központi Első szintű gyorsító tárak UB II memória puffer vezérlés Máté: Architektúrák 8. előadás 7 Máté: Architektúrák 8. előadás 8 8. előadás 8
9 központi Első szintű gyorsító tárak Sín ütemezés Memória cím Cím paritása Érvényes cím Várakozás Válasz UPA interfész a fő memóriához UPA (Ultra Port Architecture) sín, hálózati csomópont vagy a kettő kombinációja. Több CPU esetén egy központi vezérlőn keresztül kapcsolódnak a sínhez. Több írást és olvasást tud egyidejűleg kezelni. Máté: Architektúrák 8. előadás 9 UB II (UltraSPARC ata Buffer II): ezen keresztül zajlik a memória és a gyorsító tárak közötti adatforgalom. Az adatsín MHz-es 8 bit széles szinkron sín, így a sávszélesség. GB/s. CPU Első szintű gyorsító tárak UB II memória puffer vezérlés Válasz Memória adat ECC 8 6 UPA interfész a fő memóriához Máté: Architektúrák 8. előadás Másodlagos gyorsító tár (címkék - tags) 8 Bejegyzés cím Érvényes/ érvénytelen Bejegyzés adat Bejegyzés paritása Adat címe Másodlagos A cím érvényes gyorsító tár (adatok) 8 Adat 6 Paritás UltraSPARC III központi Első szintű gyorsító tárak vezérlés Sín ütemezés Memória cím Cím paritása Érvényes cím Várakozás Válasz UPA interfész a fő memóriához Ugrótábla Az CPU mikroarchitektúrája L I Utasítás kiosztó Utasítás puffer Rendszer interfész L vezérlő Memória vezérlő L FP/Gr Egész Betöltő tároló Memóriához L 8 bit széles Tárolási gyorsítótár Előre betöltő gyorsítótár UB II memória puffer Mem. adat ECC ábra. Az CPU blokkdiagramja Máté: Architektúrák 8. előadás Máté: Architektúrák 8. előadás Ugrótábla L I Utasítás kiosztó Utasítás puffer L I KB utas halmazkezelésű, B-os gyorsító sor. Az utasítás kiosztó ciklusonként utasítást tud kiosztani Ugrótábla 6K bejegyzés elágazás jövendöléshez (cél cím is) 6 elemű Utasítás puffer FP/Gr Egész Betöltő tároló Két egész aritmetikájú ALU + regiszterek + firkáló regiszterek Lebegőpontos : regiszter, összeadó/kivonó + szorzó + osztó ALU, grafikai utasítások Máté: Architektúrák 8. előadás L I Utasítás kiosztó Rendszer interfész L vezérlő Memória vezérlő L Betöltő tároló Memóriához 8 bit széles L Tárolási gyorsítótár KB Előre betöltő gyorsítótár KB L 6 KB-os utas halmazkezelésű, írás áteresztő, bájtos gyorsító sor. Feltételezett betöltésre KB előre betöltő gyorsítótár. KB tárolási gyorsítótár. Memória vezérlő: virtuális fizikai cím. Máté: Architektúrák 8. előadás 8. előadás 9
10 CPU mikroarchitektúrája A SPARC sorozat RISC elgondoláson alapul. A legtöbb utasításnak két forrás és egy cél regisztere van. Előre betöltés: speciális utasításokkal, és a visszafelé kompatibilitás miatt hardveresen is. bites elágazás jövendölő + statikus elágazás jövendölés. Máté: Architektúrák 8. előadás A P F B (.9. ábra) Ugrótábla Cél Címmultiplexor Utasítás gyorsítótár Utasítás dekódoló Address generation, cím generáló. Ugrás, csapda, Az eltolás résben lévő utasítást mindig végrehajtja! Preliminari Fetch, előzetes betöltő. Legfeljebb utasítást képes betölteni L I-ből, nézi, hogy van-e köztük elágazó, elágazás jövendölés. Branch target, elágazási cél. Ha kell ugrani, A Máté: Architektúrák 8. előadás 6 A P F B I J Ugrótábla Cél Címmultiplexor Utasítás gyorsítótár Utasítás dekódoló Utasítás csoportosító Instruction group formation, utasítás csoportosító. Aszerint csoportosítja az utasításokat, hogy melyik működési et használják. Máté: Architektúrák 8. előadás 7 I J R E C Utasítás csoportosító Munka regisztergyűjtő Máté: Architektúrák 8. előadás 8 L Betöltő/tároló, speciális J instruction stage grouping, utasítás kiosztó. Az elérhető működési ektől függően akár utasítást is továbbít az R szakasznak. Register, függőség esetén vár, nincs sorrenden kívüli végrehajtás. J R E C Utasítás csoportosító Munka regisztergyűjtő Máté: Architektúrák 8. előadás 9 L Betöltő/tároló, speciális Execution, végrehajtó. A legtöbb egész utasítás itt be is fejeződik. Ha egy utasítás készen van, akkor frissül a munka regisztergyűjtő. Itt dől el, hogy az ugrás feltétele teljesül-e. Hibás jövendölés esetén jelzés az A szakasznak, a csővezeték érvénytelenítése. Cache, gyorsítótár. Itt történik az olvasás L ből. J R E C M W Előjel kiterjesztés, igazítás Utasítás csoportosító Munka regisztergyűjtő Máté: Architektúrák 8. előadás 6 L Előre betöltő gy.tár Miss, hiány. L hiány esetén L-höz fordul. Itt történik az előjel kiterjesztés, igazítás, az előre betöltő gyorsítótárból kiszolgálható betöltés. Write, író. A speciális eredményei a munka regisztergyűjtőbe kerülnek. Betöltő/tároló, speciális L 8. előadás
11 E C M W X T FP A/SUB Grafikus, MM FP MUL/IV Grafikus, MM extended, kiterjesztett. Itt fejeződik be a legtöbb FP és grafikai utasítás. Trap, csapda. Ez észleli az egész és FP csapdákat. Pontos megszakítás. A szakasz véglegesíti a regiszterek értékét az architektúrális regiszter gyűjtőben. Megszakításkor az itteni adatok érvényesek. R E C M W X T Munka regisztergyűjtő Arch. r.gyűjtő L Betöltő/tároló, speciális L Előjel kiterjesztés, igazítás Tárolási sor Tárolási gy.tár Máté: Architektúrák 8. előadás 6 Máté: Architektúrák 8. előadás 6 J R E C Utasítás csoportosító Munka regisztergyűjtő L Betöltő/tároló, speciális Mit nevezünk függőségnek? Milyen függőségeket ismer? Mely függőségek oldhatók fel, és hogyan? M W X FP A /SUB Grafik kus ALU FP MU UL/IV Grafik kus ALU L T Arch. r.gyűjtő Előjel kiterjesztés, igazítás Tárolási sor Tárolási gy.tár Máté: Architektúrák 8. előadás 6 Máté: Architektúrák 8. előadás 6 Mi az előnye a sorrendtől eltérő végrehajtásnak? Mire szolgál a regiszter átnevezés? Mi a feltételezett végrehajtás? Mit nevezünk emelésnek? Mikor előnyös az emelés? Milyen mellékhatásai lehetnek a feltételezett végrehajtásnak? Mi a SPECULATIVE_LOA lényege? Mi a mérgezés bit? Mi a többszálúság lényege, haszna? Mik a többszálúság megvalósításának feltételei? Hogy érvényesül a RISC elv a Pentium esetén? Mi a szuperskaláris gép lényege? Mit jelent a sorrenden kívüli végrehajtás? Milyen gyorsítótárakat használ a Pentium? Jellemezze a Pentium L gyorsítótárát! Mire szolgál az előre betöltő? Mit jelent a szimatolás? Milyen sorrendben dekódolja a Pentium az utasításokat? Mire szolgál a μrom? Máté: Architektúrák 8. előadás 6 Máté: Architektúrák 8. előadás előadás
12 Mire szolgál a nyomkövető gyorsítótár? Milyen elágazás jövendölést használ a Pentium? Mire szolgál az L BTB? Mire szolgál a nyomkövető BTB? Milyen sorrendben kezdődik az utasítások végrehajtása a Pentium -en? Mire szolgál a Pentium lefoglaló/átnevező e? Mire szolgálnak a regiszter gyűjtők? Milyen sorrendben fejeződik be az utasítások végrehajtása a Pentium -en? Mi a különbség a Pentium két egész aritmetikájú ALU-ja j között? Miért nem írható azonnal az eredmény L-be? Mit jelent a pontos megszakítás kifejezés? Milyen problémát okozhat a tárolás utáni betöltés? Máté: Architektúrák 8. előadás 67 Máté: Architektúrák 9. előadás 68 Hogy működik az másodlagos gyorsítótára? Mire szolgál az UPA (Ultra Port Architecture)? Mire szolgál az UB II (UltraSPARC ata Buffer II)? Milyen szervezésű az L I gyorsítótára? Mire szolgál a munka regisztergyűjtő? Mire szolgál az architektúrális regisztergyűjtő? Mire szolgál az előre betöltő gyorsítótár? Mire szolgál a tárolási sor? Mire szolgál a tárolási gyorsítótár? Mire szolgál az ugrótáblája? Milyen elágazás jövendölést használ az? Mit nevezünk eltolás résnek? Hogy kezeli az az eltolás rést? Mire szolgál az utasítás csoportosító? g Hány ALU van az -ban? Hogy kezeli az a függőségeket? Máté: Architektúrák 9. előadás 69 Máté: Architektúrák 9. előadás 7 Az előadáshoz kapcsolódó Fontosabb tételek Sorrendtől eltérő végrehajtás, szuperskaláris architektúra, függőségek, regiszter átnevezés Feltételezett végrehajtás A Pentium processzor, a Pentium mikroarchitektúrája A NetBurst csővezeték Az processzor és az mikroarchitektúrája, csővezetéke Máté: Architektúrák 8. előadás 7 8. előadás
Máté: Számítógép architektúrák
Elágazás jövendölés ok gép megjövendöli, hogy egy ugrást végre kell hajtani vagy sem. Egy triviális jóslás: a visszafelé irányulót végre kell hajtani (ilyen van a ciklusok végén), az előre irányulót nem
RészletesebbenMáté: Számítógép architektúrák 2010.12.10.
Pentium 4 Gépi utasítások RIS szerű μműveletek, több μművelet futhat egyszerre: szuperskaláris gép, megengedi a sorrenden kívüli végrehajtást is. Pentium 4 3 szintű belső gyorsító tár. L1: KBadat, 4 utas
RészletesebbenMáté: Számítógép architektúrák
Máté: Számítógép architektúrák... Hétszakaszú csővezeték: Mic (.. ábra). Az IFU a bejövő bájtfolyamot a dekódolóba küldi. IJVM hossz. A dekódoló a WIDE prefixumot felismeri, pl. WIDE ILOAD ot átalakítja
RészletesebbenMáté: Számítógép architektúrák
.7. ábra. A NetBurst csővezeték Branch Target Buffer elágazási cél puffer Branch Target Buffer elágazási cél puffer Bemeneti rész ekódoló egység L1 BTB μrom Nyomkövető Nyomkövető BTB Bemeneti rész ekódoló
RészletesebbenMáté: Számítógép architektúrák
Máté: Számítógép architektúrák... Pl.: a verem két felső szavának cseréje Micon (.. ábra): swap swap swap swap swap swap cy MAR= SP;rd B=SP MAR= SP H=MDR; wr C=B B=SP MAR=C C=B Várni kell! rd MAR=C Várni
RészletesebbenSzámítógép architektúrák
Számítógép architektúrák Számítógépek felépítése Digitális adatábrázolás Digitális logikai szint Mikroarchitektúra szint Gépi utasítás szint Operációs rendszer szint Assembly nyelvi szint Probléma orientált
RészletesebbenSZÁMÍTÓGÉP ARCHITEKTÚRÁK
SZÁMÍTÓGÉP ARCHITEKTÚRÁK Az utasítás-pipeline szélesítése Horváth Gábor, Belső Zoltán BME Hálózati Rendszerek és Szolgáltatások Tanszék ghorvath@hit.bme.hu, belso@hit.bme.hu Budapest, 2018-05-19 1 UTASÍTÁSFELDOLGOZÁS
RészletesebbenMáté: Számítógép architektúrák
Az GOTO offset utasítás. P relatív: P értékéhez hozzá kell adni a két bájtos, előjeles offset értékét. Mic 1 program: Main1 P = P + 1; fetch; goto() goto1 OP=P 1 // Main1 nél : P=P+1 1. bájt goto P=P+1;
RészletesebbenSzámítógép architektúrák. A mai témák. A teljesítmény fokozás. A processzor teljesítmény növelése
Számítógép architektúrák A processzor teljesítmény növelése A mai témák CISC és RISC Párhuzamosságok Utasítás szintű párhuzamosságok Futószalag feldolgozás Többszörözés (szuperskalaritás) A függőségek
RészletesebbenMáté: Számítógép architektúrák
Pentium 4 memória sín A memóriaigénye, tranzació 6 állapota: 6 fázisú csővezeté (3.45. ábra bal oldal) fázisonént ülön vezérlő vonalaal (amint a mester megap valamit, elengedi a vonalaat): 0. Sín ütemezés
RészletesebbenDigitális rendszerek. Utasításarchitektúra szintje
Digitális rendszerek Utasításarchitektúra szintje Utasításarchitektúra Jellemzők Mikroarchitektúra és az operációs rendszer közötti réteg Eredetileg ez jelent meg először Sokszor az assembly nyelvvel keverik
RészletesebbenSzámítógépek felépítése, alapfogalmak
2. előadás Számítógépek felépítése, alapfogalmak Lovas Szilárd, Krankovits Melinda SZE MTK MSZT kmelinda@sze.hu B607 szoba Nem reprezentatív felmérés kinek van ilyen számítógépe? 2 Nem reprezentatív felmérés
RészletesebbenA mai témák. Számítógép architektúrák. CISC és RISC. A teljesítmény fokozás. További előnyök. A RISC gondolat
A mai témák Számítógép architektúrák A processzor teljesítmény növelése CISC és RISC Párhuzamosságok Utasítás szintű párhuzamosságok Futószalag feldolgozás Többszörözés (szuperskalaritás) A függőségek
RészletesebbenDigitális rendszerek. Digitális logika szintje
Digitális rendszerek Digitális logika szintje CPU lapkák Mai modern CPU-k egy lapkán helyezkednek el Kapcsolat a külvilággal: kivezetéseken (lábak) keresztül Cím, adat és vezérlőjelek, ill. sínek (buszok)
RészletesebbenSZÁMÍTÓGÉP ARCHITEKTÚRÁK
SZÁMÍTÓGÉP ARCHITEKTÚRÁK Soron kívüli utasítás-végrehajtás Horváth Gábor, Belső Zoltán BME Hálózati Rendszerek és Szolgáltatások Tanszék ghorvath@hit.bme.hu, belso@hit.bme.hu Budapest, 2018-04-24 1 KÜLÖNBÖZŐ
RészletesebbenSzámítógép Architektúrák
Soron kívüli utasítás-végrehajtás Horváth Gábor 2016. április 27. Budapest docens BME Hálózati Rendszerek és Szolgáltatások Tsz. ghorvath@hit.bme.hu Különböző késleltetésű műveletek Láttuk, hogy a lebegőpontos
RészletesebbenBevezetés az informatikába
Bevezetés az informatikába 3. előadás Dr. Istenes Zoltán Eötvös Loránd Tudományegyetem Informatikai Kar Programozáselmélet és Szoftvertechnológiai Tanszék Matematikus BSc - I. félév / 2008 / Budapest Dr.
RészletesebbenMáté: Számítógép architektúrák
Október,,, -án teszt az Irinyi -os teremben a MOODLE vizsgáztató programmal az október -a előtt elhangzott előadások anyagából. A vizsgáztató program az október -ával kezdődő héten kipróbálható, gyakorolható
RészletesebbenMáté: Assembly programozás
Dr. Máté Eörs docens Képfeldolgozás és Számítógépes Grafika Tanszék Árpád tér 2. II. em. 213 6196, 54-6196 (6396, 54-6396) http://www.inf.u-szeged.hu/~mate Tantárgy leírás: http://www.inf.u-szeged.hu/oktatas/kurzusleirasok/
RészletesebbenSzA19. Az elágazások vizsgálata
SzA19. Az elágazások vizsgálata (Az elágazások csoportosítása, a feltételes utasítások használata, a műveletek eredményének vizsgálata az állapottér módszerrel és közvetlen adatvizsgálattal, az elágazási
Részletesebben8. Fejezet Processzor (CPU) és memória: tervezés, implementáció, modern megoldások
8. Fejezet Processzor (CPU) és memória: The Architecture of Computer Hardware and Systems Software: An Information Technology Approach 3rd Edition, Irv Englander John Wiley and Sons 2003 Wilson Wong, Bentley
RészletesebbenProcesszor (CPU - Central Processing Unit)
Készíts saját kódolású WEBOLDALT az alábbi ismeretanyag felhasználásával! A lap alján lábjegyzetben hivatkozz a fenti oldalra! Processzor (CPU - Central Processing Unit) A központi feldolgozó egység a
RészletesebbenMáté: Számítógép architektúrák
NEXT ADDRESS JMPC JAMN JAMZ SLL8 SRA1 F0 F1 ENA EN INVA INC H OPC TOS LV SP PC MDR MAR WRITE READ FETCH 4 sín Mikroutasítások 24 bit: az adatút vezérléséhez bit: a következő utasítás címének megadásához,
RészletesebbenMáté: Számítógép architektúrák
Október 18, 19, 20, 21 én teszt az Irinyi 227 es teremben a MOODLE vizsgáztató programmal az október 18 a előtt elhangzott előadások anyagából. A vizsgáztató tóprogram az október 11 ével kezdődő héten
RészletesebbenSzámítógép felépítése
Alaplap, processzor Számítógép felépítése Az alaplap A számítógép teljesítményét alapvetően a CPU és belső busz sebessége (a belső kommunikáció sebessége), a memória mérete és típusa, a merevlemez sebessége
RészletesebbenSZÁMÍTÓGÉP ARCHITEKTÚRÁK
SZÁMÍTÓGÉP ARCHITEKTÚRÁK Pipeline utasításfeldolgozás Horváth Gábor, Belső Zoltán BME Hálózati Rendszerek és Szolgáltatások Tanszék ghorvath@hit.bme.hu, belso@hit.bme.hu Budapest, 2018-04-24 1 UTASÍTÁSOK
RészletesebbenMáté: Számítógép architektúrák
MPC új tartalma, JMPC JMPC esetén MPC 8 alacsonyabb helyértékű bitjének és MR 8 bitjének bitenkénti vagy kapcsolata képződik MPC-ben az adatút ciklus vége felé (MR megérkezése után). Ilyenkor Addr 8 alacsonyabb
RészletesebbenDigitális rendszerek. Mikroarchitektúra szintje
Digitális rendszerek Mikroarchitektúra szintje Mikroarchitektúra Jellemzők A digitális logika feletti szint Feladata az utasításrendszer-architektúra szint megalapozása, illetve megvalósítása Példa Egy
RészletesebbenSzámítógépek felépítése
Számítógépek felépítése Emil Vatai 2014-2015 Emil Vatai Számítógépek felépítése 2014-2015 1 / 14 Outline 1 Alap fogalmak Bit, Byte, Word 2 Számítógép részei A processzor részei Processzor architektúrák
Részletesebben8. Fejezet Processzor (CPU) és memória: tervezés, implementáció, modern megoldások
8. Fejezet Processzor (CPU) és memória: The Architecture of Computer Hardware and Systems Software: An Information Technology Approach 3rd Edition, Irv Englander John Wiley and Sons 2003 Wilson Wong, Bentley
Részletesebben5-6. ea Created by mrjrm & Pogácsa, frissítette: Félix
2. Adattípusonként különböző regisztertér Célja: az adatfeldolgozás gyorsítása - különös tekintettel a lebegőpontos adatábrázolásra. Szorzás esetén karakterisztika összeadódik, mantissza összeszorzódik.
RészletesebbenMáté: Számítógép architektúrák
I-51 (19) Cél: beépített rendszerekben való alkalmazás Fő szempont: olcsóság (ma már 1-15 ), sokoldalú alkalmazhatóság A memóriával, be- és kivitellel együtt egyetlen lapkára integrált számítógép Mikrovezérlő
RészletesebbenMáté: Számítógép architektúrák
A mikroprogram Mic 1: 4.. ábra. 51x3 bites vezérlőtár a mikroprogramnak, MPC (MicroProgram Counter): mikroprogram utasításszámláló. MIR (MicroInstruction Register): mikroutasítás regiszter. Az adatút ciklus
RészletesebbenDigitális Logika szintje. Sínek
Digitális Logika szintje Sínek Sínek Sínt nem csak az I/O eszközök használják hanem a CPU is Ha egyszerre akarják használni? Sínütemező lapka eldönti kié a sín Többnyire I/O eszközök kapnak elsőbbséget
RészletesebbenHardver Ismeretek IA32 -> IA64
Hardver Ismeretek IA32 -> IA64 Problémák az IA-32-vel Bonyolult architektúra CISC ISA (RISC jobb a párhuzamos feldolgozás szempontjából) Változó utasításhossz és forma nehéz dekódolni és párhuzamosítani
RészletesebbenOperandus típusok Bevezetés: Az utasítás-feldolgozás menete
Operandus típusok Bevezetés: Az utasítás-feldolgozás menete Egy gépi kódú utasítás általános formája: MK Címrész MK = műveleti kód Mit? Mivel? Az utasítás-feldolgozás általános folyamatábrája: Megszakítás?
RészletesebbenMagas szintű optimalizálás
Magas szintű optimalizálás Soros kód párhuzamosítása Mennyi a várható teljesítmény növekedés? Erős skálázódás (Amdahl törvény) Mennyire lineáris a skálázódás a párhuzamosítás növelésével? S 1 P 1 P N GPGPU
RészletesebbenVLIW processzorok (Működési elvük, jellemzőik, előnyeik, hátrányaik, kereskedelmi rendszerek)
SzA35. VLIW processzorok (Működési elvük, jellemzőik, előnyeik, hátrányaik, kereskedelmi rendszerek) Működési elvük: Jellemzőik: -függőségek kezelése statikusan, compiler által -hátránya: a compiler erősen
RészletesebbenSzámítógép architektúrák. Korszerű architektúrák
Számítógép architektúrák Korszerű architektúrák Mai program Pentium P6 processzor (esettanulmány) Párhuzamosítások a CPU-n kívül 2 Az Intel P6 család IA instrukciókat feldolgozó (x86, MMX, Katmai Iset),
RészletesebbenMikrorendszerek tervezése
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Mikrorendszerek tervezése MicroBlaze processzor Fehér Béla Raikovich Tamás
RészletesebbenMáté: Számítógép architektúrák
Mikroarchitektúra szint Feladata az ISA (Instruction Set Architecture gépi utasítás szint) megvalósítása. Nincs rá általánosan elfogadott, egységes elv. A ISA szintű utasítások függvények, ezeket egy főprogram
RészletesebbenIsmerkedjünk tovább a számítógéppel. Alaplap és a processzeor
Ismerkedjünk tovább a számítógéppel Alaplap és a processzeor Neumann-elvű számítógépek főbb egységei A részek feladatai: Központi egység: Feladata a számítógép vezérlése, és a számítások elvégzése. Operatív
RészletesebbenSZÁMÍTÓGÉPES ARCHITEKTÚRÁK
Misák Sándor SZÁMÍTÓGÉPES ARCHITEKTÚRÁK Nanoelektronikai és Nanotechnológiai Részleg DE TTK v.0.1 (2007.02.20.) 3. előadás A SZÁMÍTÓGÉP- RENDSZEREK FELÉPÍTÉSE 1. Processzorok: 3. előadás CPU felépítése,
RészletesebbenAdatok ábrázolása, adattípusok
Adatok ábrázolása, adattípusok Összefoglalás Adatok ábrázolása, adattípusok Számítógépes rendszerek működés: információfeldolgozás IPO: input-process-output modell információ tárolása adatok formájában
RészletesebbenArchitektúra, cache. Mirıl lesz szó? Mi a probléma? Teljesítmény. Cache elve. Megoldás. Egy rövid idıintervallum alatt a memóriahivatkozások a teljes
Architektúra, cache irıl lesz szó? Alapfogalmak Adat cache tervezési terének alapkomponensei Koschek Vilmos Fejlıdés vkoschek@vonalkodhu Teljesítmény Teljesítmény növelése Technológia Architektúra (mem)
RészletesebbenVI. SZOFTVERES PROGRAMOZÁSÚ VLSI ÁRAMKÖRÖK
VI. SZOFTVERES PROGRAMOZÁSÚ VLSI ÁRAMKÖRÖK 1 Az adatok feldolgozását végezhetjük olyan általános rendeltetésű digitális eszközökkel, amelyeket megfelelő szoftverrel (programmal) vezérelünk. A mai digitális
RészletesebbenAssembly. Iványi Péter
Assembly Iványi Péter További Op. rsz. funkcionalitások PSP címének lekérdezése mov ah, 62h int 21h Eredmény: BX = PSP szegmens címe További Op. rsz. funkcionalitások Paraméterek kimásolása mov di, parameter
Részletesebben5. KOMBINÁCIÓS HÁLÓZATOK LEÍRÁSÁNAK SZABÁLYAI
5. KOMBINÁCIÓS HÁLÓZATOK LEÍRÁSÁNAK SZABÁLYAI 1 Kombinációs hálózatok leírását végezhetjük mind adatfolyam-, mind viselkedési szinten. Az adatfolyam szintű leírásokhoz az assign kulcsszót használjuk, a
RészletesebbenNagy Gergely április 4.
Mikrovezérlők Nagy Gergely BME EET 2012. április 4. ebook ready 1 Bevezetés Áttekintés Az elektronikai tervezés eszközei Mikroprocesszorok 2 A mikrovezérlők 3 Főbb gyártók Áttekintés A mikrovezérlők az
RészletesebbenEgyszerű RISC CPU tervezése
IC és MEMS tervezés laboratórium BMEVIEEM314 Budapesti Műszaki és Gazdaságtudományi Egyetem Egyszerű RISC CPU tervezése Nagy Gergely Elektronikus Eszközök Tanszéke (BME) 2013. február 14. Nagy Gergely
RészletesebbenMPLAB IDE - SIM - - Rövid ismertető a használathoz - Kincses Levente 3E22 89/ November 14. Szabadka
MPLAB IDE - SIM - - Rövid ismertető a használathoz - 3E22 89/2004 2006. November 14 Szabadka - 2 - Tartalomjegyzék TARTALOMJEGYZÉK 3 SIMULATOR I/O 4 SIMULATOR STIMULUS 4 STIMULUS VEZÉRLŐ (CONTROLLER) 5
RészletesebbenAz interrupt Benesóczky Zoltán 2004
Az interrupt Benesóczky Zoltán 2004 1 Az interrupt (program megszakítás) órajel generátor cím busz környezet RESET áramkör CPU ROM RAM PERIF. adat busz vezérlõ busz A periféria kezelés során információt
RészletesebbenMáté: Számítógép architektúrák
Máté: Számítógép architektúrák 20110928 Nem kombinációs áramkörök Óra (clock, 321 ábra): ciklusidő (cycle time) Pl: 500 MHz 2 nsec Finomabb felbontás késleltetéssel Aszimmetrikus óra Memória: Emlékszik
Részletesebben7. Fejezet A processzor és a memória
7. Fejezet A processzor és a memória The Architecture of Computer Hardware and Systems Software: An Information Technology Approach 3rd Edition, Irv Englander John Wiley and Sons 2003 Wilson Wong, Bentley
RészletesebbenARM Cortex magú mikrovezérlők
ARM Cortex magú mikrovezérlők 3. Cortex-M0, M4, M7 Scherer Balázs Budapest University of Technology and Economics Department of Measurement and Information Systems BME-MIT 2018 32 bites trendek 2003-2017
RészletesebbenSzámítógép architektúrák. A processzor teljesítmény növelése
Számítógép architektúrák A processzor teljesítmény növelése A mai témák CISC és RISC Párhuzamosságok Utasítás szintű párhuzamosságok Futószalag feldolgozás Többszörözés (szuperskalaritás) A függőségek
RészletesebbenMáté: Számítógép architektúrák 2010.12.01.
Máté: Számítógép architektúrák... A feltételes ugró utasítások eldugaszolják a csővezetéket Feltételes végrehajtás (5.5 5. ábra): Feltételes végrehajtás Predikáció ió C pr. rész Általános assembly Feltételes
RészletesebbenKészítette: Trosztel Mátyás Konzulens: Hajós Gergely
Készítette: Trosztel Mátyás Konzulens: Hajós Gergely Monte Carlo Markov Chain MCMC során egy megfelelően konstruált Markov-lánc segítségével mintákat generálunk. Ezek eloszlása követi a céleloszlást. A
RészletesebbenMáté: Számítógép architektúrák
Október 19, 20, 21, 22-én teszt az Irinyi 227-es teremben a MOODLE vizsgáztató programmal az október 19-e előtt elhangzott előadások anyagából. A vizsgáztató tó program az október 12-ével kezdődő héten
RészletesebbenSzámítógép architektúrák Korszerű architektúrák Mai program Pentium P6 processzor (esettanulmány) Párhuzamosítások a CPU-n kívül
Számítógép architektúrák Korszerű architektúrák Mai program Pentium P6 processzor (esettanulmány) Párhuzamosítások a CPU-n kívül Vadász, 2005. 2 Az Intel P6 család IA instrukciókat feldolgozó (x86 és Katmai
RészletesebbenArchitektúra, megszakítási rendszerek
Architektúra, megszakítási ek Mirıl lesz szó? Megszakítás fogalma Megszakítás folyamata Többszintű megszakítási ek Koschek Vilmos Példa: Intel Pentium vkoschek@vonalkodhu Koschek Vilmos Fogalom A számítógép
RészletesebbenSzámítógép Architektúrák
Kocsis Ilona Győri László Számítógép Architektúrák Előadás jegyzet SZÁMÍTÓGÉP ARCHITEKTÚRÁK A számítógép architektúra szintjei A digitális számítógép olyan gép, amely a neki szóló utasítások alapján problémákat
RészletesebbenSzámítógép Architektúrák
Az utasítás-pipeline szélesítése Horváth Gábor 2015. április 23. Budapest docens BME Hálózati Rendszerek és Szolgáltatások Tsz. ghorvath@hit.bme.hu Aktuális 2. ZH jövő csütörtök Memória technológiák, virtuális
RészletesebbenMáté: Számítógép architektúrák
Máté: Számítógép architektúrák 211117 Utasításrendszer architektúra szintje ISA) Amit a fordító program készítőjének tudnia kell: memóriamodell, regiszterek, adattípusok, ok A hardver és szoftver határán
Részletesebben1. Kombinációs hálózatok mérési gyakorlatai
1. Kombinációs hálózatok mérési gyakorlatai 1.1 Logikai alapkapuk vizsgálata A XILINX ISE DESIGN SUITE 14.7 WebPack fejlesztőrendszer segítségével és töltse be a rendelkezésére álló SPARTAN 3E FPGA ba:
RészletesebbenKözponti vezérlőegység
Központi vezérlőegység A számítógép agya a központi vezérlőegység (CPU: Central Processing Unit). Két fő része a vezérlőegység (CU: Controll Unit), ami a memóriában tárolt program dekódolását és végrehajtását
RészletesebbenGábor Dénes Főiskola Győr. Mikroszámítógépek. Előadás vázlat. 2004/2005 tanév 4. szemeszter. Készítette: Markó Imre 2006
Gábor Dénes Főiskola Győr Mikroszámítógépek Előadás vázlat 102 2004/2005 tanév 4. szemeszter A PROCESSZOR A processzorok jellemzése A processzor felépítése A processzorok üzemmódjai Regiszterkészlet Utasításfelépítés,
RészletesebbenVEZÉRLŐEGYSÉGEK. Tartalom
VEZÉRLŐEGYSÉGEK Tartalom VEZÉRLŐEGYSÉGEK... 1 Vezérlőegységek fajtái és jellemzői... 2 A processzor elemei... 2 A vezérlés modellje... 2 A vezérlőegységek csoportosítása a tervezés módszere szerint...
RészletesebbenMáté: Számítógép architektúrák
Máté: Számítógép architektúrák 20100922 Programozható logikai tömbök: PLA (315 ábra) (Programmable Logic Array) 6 kimenet Ha ezt a biztosítékot kiégetjük, akkor nem jelenik meg B# az 1 es ÉS kapu bemenetén
RészletesebbenVezérlésfolyam gráf és X86 utasításkészlet
Vezérlésfolyam gráf és X86 utasításkészlet Kód visszafejtés. Izsó Tamás 2016. november 3. Izsó Tamás Vezérlésfolyam gráf és X86 utasításkészlet / 1 Intervallum algoritmus Procedure Intervals(G={N, E, h})
RészletesebbenMikrorendszerek tervezése
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Mikrorendszerek tervezése Megszakítás- és kivételkezelés Fehér Béla Raikovich
RészletesebbenSzekvenciális hálózatok és automaták
Szekvenciális hálózatok a kombinációs hálózatokból jöhetnek létre tárolási tulajdonságok hozzáadásával. A tárolás megvalósítása történhet a kapcsolás logikáját képező kombinációs hálózat kimeneteinek visszacsatolásával
RészletesebbenA mikroprocesszor egy RISC felépítésű (LOAD/STORE), Neumann architektúrájú 32 bites soft processzor, amelyet FPGA val valósítunk meg.
Mikroprocesszor A mikroprocesszor egy RISC felépítésű (LOAD/STORE), Neumann architektúrájú 32 bites soft processzor, amelyet FPGA val valósítunk meg. A mikroprocesszor részei A mikroprocesszor a szokásos
RészletesebbenNyíregyházi Egyetem Matematika és Informatika Intézete. Input/Output
1 Input/Output 1. I/O műveletek hardveres háttere 2. I/O műveletek szoftveres háttere 3. Diszkek (lemezek) ------------------------------------------------ 4. Órák, Szöveges terminálok 5. GUI - Graphical
RészletesebbenMáté: Számítógép architektúrák
Pentium 4 Nagyon sok előd kompatibilitás!), a fontosabbak: 44: 4 bites, 88: 8 bites, 886, 888: es, 8 bites adat sín 8286: 24 bites nem lineáris) címtartomány 6 K darab 64 KB-os szegmens) 8386: IA-32 architektúra,
Részletesebbenelektronikus adattárolást memóriacím
MEMÓRIA Feladata A memória elektronikus adattárolást valósít meg. A számítógép csak olyan műveletek elvégzésére és csak olyan adatok feldolgozására képes, melyek a memóriájában vannak. Az információ tárolása
RészletesebbenSzámítógépek felépítése, alapfogalmak
2. előadás Számítógépek felépítése, alapfogalmak Lovas Szilárd SZE MTK MSZT lovas.szilard@sze.hu B607 szoba Nem reprezentatív felmérés kinek van ilyen számítógépe? Nem reprezentatív felmérés kinek van
RészletesebbenSzámítógép architektúrák. Korszerű architektúrák
Számítógép architektúrák Korszerű architektúrák Mai program Pentium P6 processzor (esettanulmány) Párhuzamosítások a CPU-n kívül 2 Az Intel P6 család IA instrukciókat feldolgozó (x86, MMX, Katmai Iset),
RészletesebbenSZÁMÍTÓGÉPES ARCHITEKTÚRÁK
Misák Sándor SZÁMÍTÓGÉPES ARCHITEKTÚRÁK Nanoelektronikai és Nanotechnológiai Részleg DE TTK v.0.1 (2007.02.13.) 2. előadás A STRUKTURÁLT SZÁMÍTÓGÉP-FELÉPÍTÉS 2. előadás 1. Nyelvek, szintek és virtuális
RészletesebbenAz operációs rendszer szerkezete, szolgáltatásai
Az operációs rendszer szerkezete, szolgáltatásai Felhasználói programok Rendszerhívások Válaszok Kernel Eszközkezelők Megszakításvezérlés Perifériák Az operációs rendszer szerkezete, szolgáltatásai Felhasználói
Részletesebben6. óra Mi van a számítógépházban? A számítógép: elektronikus berendezés. Tárolja az adatokat, feldolgozza és az adatok ki és bevitelére is képes.
6. óra Mi van a számítógépházban? A számítógép: elektronikus berendezés. Tárolja az adatokat, feldolgozza és az adatok ki és bevitelére is képes. Neumann elv: Külön vezérlő és végrehajtó egység van Kettes
RészletesebbenSzámítógép architektúrák
Számítógép architektúrák Számítógépek felépítése Digitális adatábrázolás Digitális logikai szint Mikroarchitektúra szint Gépi szint Operációs rendszer szint Assembly nyelvi szint Probléma orientált (magas
Részletesebben7.hét: A sorrendi hálózatok elemei II.
7.hét: A sorrendi hálózatok elemei II. Tárolók Bevezetés Bevezetés Regiszterek Számlálók Memóriák Regiszter DEFINÍCIÓ Tárolóegységek összekapcsolásával, egyszerű bemeneti kombinációs hálózattal kiegészítve
RészletesebbenSzámítógép Architektúrák
Számítógép Architektúrák Perifériakezelés a PCI-ban és a PCI Express-ben 2015. március 9. Budapest Horváth Gábor docens BME Hálózati Rendszerek és Szolgáltatások Tanszék ghorvath@hit.bme.hu Tartalom A
RészletesebbenMikroprocesszor CPU. C Central Központi. P Processing Számító. U Unit Egység
Mikroprocesszor CPU C Central Központi P Processing Számító U Unit Egység A mikroprocesszor általános belső felépítése 1-1 BUSZ Utasítás dekóder 1-1 BUSZ Az utasítás regiszterben levő utasítás értelmezését
RészletesebbenSzámítógép architektúrák záróvizsga-kérdések február
Számítógép architektúrák záróvizsga-kérdések 2007. február 1. Az ILP feldolgozás fejlődése 1.1 ILP feldolgozási paradigmák (Releváns paradigmák áttekintése, teljesítmény potenciáljuk, megjelenési sorrendjük
RészletesebbenDSP architektúrák dspic30f család memória kezelése
DSP architektúrák dspic30f család memória kezelése Az adatmemória Az adatmemória 16 bites, két külön memóriazóna van kiépítve, az X és az Y memória, mindkettőnek címgeneráló egysége és adat sínrendszere
RészletesebbenATMEL ATMEGA MIKROVEZÉRLŐ-CSALÁD
Misák Sándor ATMEL ATMEGA MIKROVEZÉRLŐ-CSALÁD Nanoelektronikai és Nanotechnológiai Részleg DE TTK v.0.1 (2007.02.13.) 1. előadás 1. Általános ismeretek. 2. Sajátos tulajdonságok. 3. A processzor jellemzői.
RészletesebbenA processzor hajtja végre a műveleteket. összeadás, szorzás, logikai műveletek (és, vagy, nem)
65-67 A processzor hajtja végre a műveleteket. összeadás, szorzás, logikai műveletek (és, vagy, nem) Két fő része: a vezérlőegység, ami a memóriában tárolt program dekódolását és végrehajtását végzi, az
RészletesebbenMáté: Számítógép architektúrák 2010.10.06.
szinkron : Minden eseményt egy előző esemény okoz! Nincs órajel, WIT, van viszont: MSYN# (kérés Master SYNchronization), SSYN# (kész Slave SYNchronization). Ugyanazon a en gyors és lassú mester szolga
RészletesebbenDigitális technika VIMIAA01 9. hét Fehér Béla BME MIT
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika VIMIAA01 9. hét Fehér Béla BME MIT Eddig Tetszőleges
RészletesebbenGrafikus csővezeték 1 / 44
Grafikus csővezeték 1 / 44 Grafikus csővezeték Vertex feldolgozás A vertexek egyenként a képernyő térbe vannak transzformálva Primitív feldolgozás A vertexek primitívekbe vannak szervezve Raszterizálás
RészletesebbenDigitális technika VIMIAA01 9. hét
BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK Digitális technika VIMIAA01 9. hét Fehér Béla BME MIT Eddig Tetszőleges
RészletesebbenAritmetikai utasítások I.
Aritmetikai utasítások I. Az értékadó és aritmetikai utasítások során a címzési módok különböző típusaira látunk példákat. A 8086/8088-as mikroprocesszor memóriája és regiszterei a little endian tárolást
RészletesebbenA vezérlő alkalmas 1x16, 2x16, 2x20, 4x20 karakteres kijelzők meghajtására. Az 1. ábrán látható a modul bekötése.
Soros LCD vezérlő A vezérlő modul lehetővé teszi, hogy az LCD-t soros vonalon illeszthessük alkalmazásunkhoz. A modul több soros protokollt is támogat, úgy, mint az RS232, I 2 C, SPI. Továbbá az LCD alapfunkcióit
RészletesebbenARM (Advanced RISC Machine)
POWERED ARM ARM (Advanced RISC Machine) 1983 kisérleti projekt Acorn Computers Ltd., 1985 ARM1 fejlesztői minták, 1985 ARM2 32 bites adatbusz 64MB memória címezhető, 1989 ARM3 4K cache, 1990 ARM név változtatás
RészletesebbenDr. Oniga István DIGITÁLIS TECHNIKA 8
Dr. Oniga István DIGITÁLIS TECHNIA 8 Szekvenciális (sorrendi) hálózatok Szekvenciális hálózatok fogalma Tárolók RS tárolók tárolók T és D típusú tárolók Számlálók Szinkron számlálók Aszinkron számlálók
RészletesebbenMáté: Számítógép architektúrák
Programozható logikai tömbök: PLA (35 ábra) (Programmable Logic Array) 6 kimenet Ha ezt a biztosítékot kiégetjük, akkor nem jelenik meg B# az -es ÉS kapu bemenetén 5 35swf 24 bemenő vonal A B L 2 bemenő
RészletesebbenLabor gyakorlat Mikrovezérlők
Labor gyakorlat Mikrovezérlők ATMEL AVR ARDUINO 1. ELŐADÁS BUDAI TAMÁS Tartalom Labor 2 mikrovezérlők modul 2 alkalom 1 mikrovezérlők felépítése, elmélet 2 programozás, mintaprogramok Értékelés: a 2. alkalom
RészletesebbenBepillantás a gépházba
Bepillantás a gépházba Neumann-elvű számítógépek főbb egységei A részek feladatai: Központi egység: Feladata a számítógép vezérlése, és a számítások elvégzése. Operatív memória: A számítógép bekapcsolt
Részletesebben