Máté: Számítógép architektúrák

Átírás

1 Pentium 4 Gépi utasítások RIS szerű μműveletek, több μművelet futhat egyszerre: szuperskaláris gép, megengedi a sorrenden kívüli végrehajtást is. Pentium 4 3 szintű belső gyorsító tár. L1: KBadat, 4 utas halmaz kezelésű, írás áteresztő, 64 bájtos gyorsító sor. (utasítás) nyomkövető tár akár 1000 dekódolt μművelet tárolására. : 56 KB 1 MB, egyesített, utas halmaz kezelésű, késleltetve visszaíró, 1 bájtos gyorsító sor. lőre betöltő egység. Az xtrem dition ban MB (közös) L3 is van. Multiprocesszoros rendszerekhez szimatolás snoop. Máté: Architektúrák 9. előadás 1 Máté: Architektúrák 9. előadás Szimatolás snoop Minden processzornak van saját gyorsító tára. Minden processzor figyeli a sínen a többi processzor memóriához fordulásait (szimatol). Ha valamelyik processzor olyan adatot kér, amely bent van valamely l másik áikprocesszor gyorsító tárában, áb akkor ez a másik processzor a saját gyorsító tárából megadja a kért adatot, és letiltja a memóriához fordulást. Máté: Architektúrák 9. előadás 3 Szimatolás snoop Ha minden processzornak saját írás áteresztő gyorsító tára van (.5. ábra) semény Saját processzor Többi processzor Olvasás hiány Olvasás a memóriából Szimatolás Olvasás találat Olvasás a gyorsító tárból Írás hiány Írás a memóriába Ha az írandó szó a Írás találat gyorsító tárban van, Írás a gyorsító tárba akkor érvényteleníti a és a memóriába gyorsító tár bejegyzést A Pentium 4 esetén L1 az írás áteresztő gyorsító tár, a késleltetve visszaíró a memória. Máté: Architektúrák 9. előadás 4 Pentium 4 memória sín A memóriaigények, tranzakciók 6 állapota: 6 fázisú csővezeték (3.45. ábra bal oldal) fázisonként külön vezérlő vonalakkal (amint a mester megkap valamit, elengedi a vonalakat): 0. Sín ütemezés (kiosztás, bus arbitration): eldől, hogy melyik sínmester következik, 1. Kérés: cím a sínre, kérés indítása,. Hibajelzés: a szolga hibát jelez(het), 3. Szimatolás, 4. Válasz: kész lesz e az adat a következő ciklusban, 5. Adat: megvan az adat. Máté: Architektúrák 9. előadás 5 Φ: tranzakció Pentium 4 memória sín csővezetéke (3.46. ábra) T 1 T T 3 T 4 T 5 T 6 T 7 T T 9 T 10 T 11 T 1 1 K H S V A K H S V A 3 K H S V A 4 K H S V A 5 K H S V A 6 K H S V A 7 K H S V A Ütemezés (nem ábrázoltuk), csak akkor kell, ha másé a sín. K: kérés, H: hiba, S: szimatolás, V: válasz, A: adat Máté: Architektúrák 9. előadás 6 9. előadás 1

2 A Pentium 4 mikroarchitektúrája Memória sínhez Memória alrendszer Rendszerinterfész Betöltő dekódoló +I Nyomkövető μrom Végrehajtó egység L1 gész és lebegőpontos végrehajtó egység Ütemezők Befejező egység lágazás jövendölő Bemeneti rész Sorrenden kívüliség vezérlő ábra. A Pentium 4 blokkdiagramja Máté: Architektúrák 9. előadás ábra. A Pentium 4 memória alrendszere Memória sínhez Memória alrendszer Rendszerinterfész +I 56 KB az első, 51 KB a második, 1 MB a harmadik generációs Pentium 4 ben. Bemeneti rész utas halmaz kezelésű, késleltetve visszaíró, 1 bájtos gyorsító sor, minden második ciklusban kezdődhet egy 64 bájtos feltöltés a memóriából. lőre betöltő: megpróbálja be tölteni azt a gyorsító sort, amelyre majd szükség lesz (nincs az ábrán). Máté: Architektúrák 9. előadás ábra. A Pentium 4 bemeneti rész ből betölti és dekódolja a programnak megfelelő sorrendben az utasításokat. Az utasításokat RIS szerű μműveletek sorozatára bontja. A dekódolt μműveletek a Nyomkövetőbe kerülnek (nem kell újra dekódolni). Betöltő dekódoló +I Ha több, mint 4 μművelet ű ltszükséges, Nyomkövető akkor μrom ra történik utalás. μrom lágazás jövendölő Bemeneti rész lágazás jövendölés ábra. Sorrenden kívüliség vezérlő A μműveletek a programnak megfelelő sorrendben kerülnek az ütemezőbe, eltérő sorrendben kezdődhet a végrehajtásuk (esetleg regiszter átnevezéssel), de a pontos megszakítás követelménye miatt az előírt sorrendben fejeződnek be. Nyomkövető μrom lágazás jövendölő Bemeneti rész Ütemezők Befejező egység Sorrenden kívüliség vezérlő Máté: Architektúrák 9. előadás 9 Máté: Architektúrák 9. előadás 10 Megszakítás A (program) megszakítás azt jelenti, hogy az éppen futó program végrehajtása átmenetileg megszakad a processzor állapota megőrződik, hogy a program egy későbbi időpontban folytatódhassék és a processzor egy másik program, az úgynevezett megszakítás kezelő végrehajtását kezdi meg. A pontos megszakítás követelménye A megszakítás előtti összes utasítás befejeződött, az utána következőkből egy sem kezdődött el. Máté: Architektúrák 9. előadás ábra. A NetBurst csővezeték en kívüliség ezérlő Sorrende ve FP MMX SS Bemeneti rész ekódoló egység Branch Target Buffer elágazási cél puffer L1 BTB μrom Nyomkövető Nyomkövető BTB Lefoglaló/átnevező egység Nem memóriasor ALU üt. ALU üt. Mozgató Befejező egység Memóriasor Bet. üt. Tár. üt. gész regisztergyűjtő Bet/Tár gész L1 Máté: Architektúrák 9. előadás 1 L /memóriából Memórába/ 9. előadás

3 Branch Target Buffer elágazási cél puffer Branch Target Buffer elágazási cél puffer Bemeneti rész ekódoló egység L1 BTB μrom Nyomkövető Nyomkövető BTB Bemeneti rész ekódoló egység L1 BTB μrom Nyomkövető Nyomkövető BTB Lefoglaló/átnevező egység A dekódoló egység az utasításokat ből kapja. zeket RIS szerű μműveletekre bontja, és a nyomkövető gyorsító tárban tárolja (akár 1 K μműveletet) a programnak megfelelő sorrendben. 6 μműveletet csoportosít minden nyomkövető sorba. Máté: Architektúrák 9. előadás 13 L /memóriából Memórába/ Lefoglaló/átnevező egység Feltételes elágazásnál az utolsó 4K elágazást tartalmazó L1 BTB ből (Branch Target Buffer elágazási cél puffer) kikeresi a jövendölt címet, és onnan folytatja a dekódolást. Ha az elágazás nem szerepel L1 BTB ben, akkor statikus jövendölés történik: visszafelé ugrást végre kell hajtani, előre ugrást nem. Máté: Architektúrák 9. előadás 14 L /memóriából Memórába/ Bemeneti rész ekódoló egység L1 BTB μrom Nyomkövető Nyomkövető BTB Branch Target Buffer elágazási cél puffer A Lefoglaló/átnevező egység a két sor megfelelőjébe teszi a végrehajtható μműveleteket. Az ALU kaz órajel kétszeres sebességével dolgoznak, nehéz folyamatosan munkát adni nekik. Lefoglaló/átnevező egység A Nyomköbető BTB az elágazó μműveletek célcímét jövendöli. A dekódoló egységből ciklusonként három μművelet kerül a lefoglaló/átnevező egység ROB (ReOrder Buffer, átrendező puffer) nevű táblájába. z a tábla 1 bejegyzést tartalmazhat. L /memóriából Memórába/ en kívüliség ezérlő Sorrende ve Lefoglaló/átnevező egység Nem memóriasor Memóriasor ALU üt. ALU üt. Bet. üt. Tár. üt. Minden órajel ciklusban egy betöltés és egy tárolás is végrehajtható. Máté: Architektúrák 9. előadás 15 Máté: Architektúrák 9. előadás Ha egy μművelet minden inputja rendelkezésre áll, akkor az esetleges WAR vagy WAW függőséget a 10 firkáló regiszter segítségével kiküszöböli. RAW függőség esetén a μműveletet várakoztatja, és a rákövetkező μműveleteket kezdi feldolgozni. gyszerre akár utasítás feldolgozása is folyamatban lehet, köztük 4 betöltés és 4 tárolás. Az utasítások a programnak megfelelő sorrendben kerülnek az ütemezőbe, eltérő sorrendben kezdődhet a végrehajtásuk, de az előírt sorrendben fejeződnek be (pontos megszakítás követelménye). Máté: Architektúrák 9. előadás 17 Mindkét regisztergyűjtő 1 regisztert tartalmaz, időben változik, hogy melyikben van AX, Az egyik egész aritmetikájú ALU az összes logikai, aritmetikai, és elágazó, a másik csak az összeadó, kivonó, léptető és forgató utasítás végrehajtására képes. FP MMX SS ALU üt. ALU üt. Mozgató Bet. üt. Tár. üt. gész regisztergyűjtő Bet/Tár gész Máté: Architektúrák 9. előadás 1 9. előadás 3

4 A befejező egység feladata, hogy az utasítások a programnak megfelelő sorrendben fejeződjenek be. Nem lehet L1 et módosítani, amíg a tárolást megelőző műveletek be nem fejeződtek (4 bejegyzéses tároló puffer), de ha egy betöltő utasítás onnan akar olvasni, ahova egy korábbi tárolt, akkor a tárolások pufferéből megkaphatja a kért adatot (tárolás utáni betöltés). Mozgató Befejező egység gész regisztergyűjtő Bet/Tár L1 Máté: Architektúrák 9. előadás 19 UltraSPAR III (000) 64 bites RIS gép, felűről kompatibilis a 3 bites SPAR V architektúrával és az UltraSPAR I, II vel. Új a VIS.0 utasításkészlet (3 grafikus alkalmazásokhoz, tömörítéshez, hálózat kezeléshez, jelfeldolgozáshoz, stb.). Több processzorosalkalmazásokhoz készült. Az összekapcsoláshoz szükséges elemeket is tartalmazza. 000 ben 0.6, 001 ben 0.9, 00 ben 1. GHz, órajel ciklusonként 4 utasítást tud kiosztani. Máté: Architektúrák 9. előadás 0 UltraSPAR III PU 9 millió tranzisztor, 4 PU közös memóriával használható. 136 láb ( ábra). 64 (jelenleg csak 43) bites cím és 1 bites adat lehetséges (több helyen ellentmondó adatok vannak a könyvben, az új kiadásban néhol bennmaradtak az UltraSPAR II re vonatkozó adatok). Belső gyorsító tár (3 KB utasítás + 64 KB adat, gyorsító sor 3 B). KB előre betöltő és tároló gyorsító tár eléréséhez. Az gyorsító tár osztott, külső 1, 4 vagy MB A gyorsító sor mérete 64, 56 illetve 51 B Máté: Architektúrák 9. előadás 1 Másodlagos gyorsító tár (címkék tags) Másodlagos gyorsító tár (adatok) 1 Bejegyzés cím Érvényes/ érvénytelen 5 Bejegyzés adat 4 Bejegyzés paritása 0 Adat címe A cím érvényes 1 UltraSPAR III? 3.4. ábra Adat Paritás UltraSPAR III központi egység lső szintű gyorsító tárak vezérlés 5 UB II memória puffer Sín ütemezés 5 Memória cím 35 ím paritása Érvényes cím Várakozás Válasz 4 Mem. adat 1 UPA interfész a fő memóriához Máté: Architektúrák 9. előadás Az UltraSPAR II nél 0.5 MB os az tár és K 56K db 64 B os gyorsító sor (cache line) lehet. A gyorsító sor címzéséhez 13 1 bit szükséges. A PU mindig 1 bites Line címet (Bejegyzés cím) ad át. sak maximális méret esetén van kihasználva mind a 1 bit címzésre. A cím 64 bit es, de egyelőre 44 bit re korlátozva van 5 bit átfedés 6 bites bájt cím Tag Line 5 bit 1 bit =? ntry Valid Tag ash hline L Máté: Architektúrák 9. előadás 3 Máté: Architektúrák 9. előadás 4 9. előadás 4

5 51 KB os gyorsító tár esetén a 44 bites cím felosztása: Tag: 5 bit, Line: 13 bit, bájt cím: 6 bit = 44 bit. MB os tár esetén 1 bites Line kell, és 0 bites Tag (Bejegyzés adat) is elég lenne, de ilyekor hogy a PU egységesen működhessen a gyorsító tárban tárolt 0 bites Tag et a gyorsító tár kiegészíti Line 5 legmagasabb helyértékű bitjével. Az Adat címe a gyorsító sor címén (Bejegyzés cím, Line) kívül még bitet tartalmaz, mert egy átvitel során a gyorsító sornak csak negyed része ( bájt) mozgatható. Máté: Architektúrák 9. előadás 5 Másodlagos gyorsító tár (címkék tags) 1 Bejegyzés cím (Line) Érvényes/érvénytelen 5 Bejegyzés adat (tag) 4 ímke paritása 0 Másodlagos gyorsító tár (adatok) 1 UltraSPAR III? 3.4. ábra Adat címe A cím érvényes Adat Paritás UltraSPAR III központi egység lső szintű gyorsító tárak UB II memória puffer vezérlés 5 Máté: Architektúrák 9. előadás 6 UltraSPAR III központi egység lső szintű gyorsító tárak Sín ütemezés Memória cím ím paritása Érvényes cím Várakozás Válasz UPA interfész a fő memóriához UPA (Ultra Port Architecture) sín, hálózati csomópont vagy a kettő kombinációja. Több PU esetén egy központi vezérlőn keresztül kapcsolódnak a sínhez. Több írást és olvasást tud egyidejűleg kezelni. Máté: Architektúrák 9. előadás 7 UB II (UltraSPAR ata Buffer II): ezen keresztül zajlik a memória és a gyorsító tárak közötti adatforgalom. Az adatsín 150 MHz es 1 bit széles szinkron sín, így a sávszélesség.4 GB/s. UltraSPAR III PU lső szintű gyorsító íótárak UB II memória puffer vezérlés 5 Válasz 4 Memória adat 1 UPA interfész a fő memóriához Máté: Architektúrák 9. előadás Ugrótábla Az UltraSPAR III PU mikroarchitektúrája L1 I Utasítás kiosztó Utasítás puffer Rendszer interfész vezérlő Memória vezérlő L1 FP/Gr gész Betöltő tároló Memóriához 1 bit széles Tárolási gyorsító tár lőre betöltő gyorsító tár 4.4. ábra. Az UltraSPAR III PU blokkdiagramja Ugrótábla L1 I Utasítás kiosztó Utasítás puffer L1 I 3 KB 4 utas halmazkezelésű, 3 B os gyorsító sor. Az utasítás kiosztó ciklusonként 4 utasítást tud kiosztani Ugrótábla K bejegyzés elágazás jövendöléshez (cél cím is) elemű Utasítás puffer FP/Gr gész Betöltő tároló Két egész aritmetikájú ALU + regiszterek + firkáló regiszterek Lebegőpontos egység: 3 regiszter, összeadó/kivonó + szorzó + osztó ALU, grafikai utasítások Máté: Architektúrák 9. előadás 9 Máté: Architektúrák 9. előadás előadás 5

6 L1 I Rendszer interfész vezérlő Memória vezérlő L1 Betöltő tároló Memóriához 1 bit széles Tárolási gyorsító tár KB lőre betöltő gyorsító tár KB L1 64 KB os 4 utas halmazkezelésű, írás áteresztő, 3 bájtos gyorsító sor. Feltételezett betöltésre KB előre betöltő gyorsító tár. KB tárolási gyorsító tár. Memória vezérlő: virtuális fizikai cím. UltraSPAR III PU mikroarchitektúrája A SPAR sorozat RIS elgondoláson alapul. A legtöbb utasításnak két forrás és egy cél regisztere van. lőre betöltés: speciális utasításokkal, és a visszafelé kompatibilitás miatt hardveresen is. bites elágazás jövendölő + statikus elágazás jövendölés. Máté: Architektúrák 9. előadás 31 Máté: Architektúrák 9. előadás 3 A P F B (4.49. ábra) Ugrótábla él ímmultiplexor Utasítás gyorsító tár Utasítás dekódoló Address generation, cím generáló. Ugrás, csapda, Az eltolás résben lévő utasítást mindig végrehajtja! Preliminari Fetch, előzetes betöltő. Legfeljebb 4 utasítást képes betölteni L1 I ből, nézi, hogy van e köztük elágazó, elágazás jövendölés. Branch target, elágazási cél. Ha kell ugrani, A Máté: Architektúrák 9. előadás 33 A P F B I J Ugrótábla él ímmultiplexor Utasítás gyorsító tár Utasítás dekódoló Utasítás csoportosító Instruction group formation, utasítás csoportosító. Aszerint csoportosítja az utasításokat, hogy melyik működési egységet használják. Máté: Architektúrák 9. előadás 34 I J R Utasítás csoportosító Munka regisztergyűjtő L1 Betöltő/tároló, speciális egység J instruction stage grouping, utasítás kiosztó. Az elérhető működési egységektől függően akár 4 utasítást is továbbít az R szakasznak. Register, függőség esetén vár, nincs sorrenden kívüli végrehajtás. Máté: Architektúrák 9. előadás 35 J R Utasítás csoportosító Munka regisztergyűjtő L1 Betöltő/tároló, speciális egység xecution, végrehajtó. A legtöbb egészutasítás itt be is fejeződik. Ha egy utasítás készen van, akkor frissül a munka regisztergyűjtő. Itt dől el, hogy az ugrás feltétele teljesül e. Hibás jövendölés esetén jelzés az A szakasznak, a csővezeték érvénytelenítése. ache, gyorsító tár. Itt történik az olvasás L1 ből. Máté: Architektúrák 9. előadás előadás 6

7 J R M W lőjel kiterjesztés, igazítás Utasítás csoportosító Munka regisztergyűjtő L1 lőre betöltő gy. tár Miss, hiány. L1 hiány esetén höz fordul. Itt történik az előjel kiterjesztés, igazítás, az előre betöltő gyorsító tárból kiszolgálható betöltés. Write, író. A speciális egység eredményei a munka regisztergyűjtőbe kerülnek. Betöltő/tároló, speciális egység Máté: Architektúrák 9. előadás 37 M W X T FP A/SUB Grafikus, MM FP MUL/IV Grafikus, MM extended, kiterjesztett. Itt fejeződik be a legtöbb FP és grafikai utasítás. Trap, csapda. z észleli az egész és FP csapdákat. Pontos megszakítás. Máté: Architektúrák 9. előadás 3 A szakasz véglegesíti a regiszterek értékét az architektúrális regiszter gyűjtőben. Megszakításkor az itteni adatok érvényesek. R M W X T Munka regisztergyűjtő Arch. r.gyűjtő L1 Betöltő/tároló, speciális egység J R M W X T FP A /SUB Grafik kus ALU UL/IV kus ALU FP M Grafik Utasítás csoportosító Munka regisztergyűjtő Arch. r.gyűjtő L1 Betöltő/tároló, speciális egység lőjel kiterjesztés, igazítás Tárolási sor Tárolási gy.tár Máté: Architektúrák 9. előadás 39 lőjel kiterjesztés, igazítás Tárolási sor Tárolási gy.tár Máté: Architektúrák 9. előadás 40 I 051 (190) él: beépített rendszerekben való alkalmazás. Fő szempont: olcsóság (ma már ), sokoldalú alkalmazhatóság. A memóriával, be és kivitellel együtt egyetlen lapkára integrált számítógép. Mikrovezérlő. Évenként milliárd mikrovezérlőt adnak el, a legnépszerűbb az MS 51 es család. A család tagjai nagyon hasonlók. Máté: Architektúrák 9. előadás 41 I 051 (190) 40 multiplexelt lábú standard tokban kerül forgalomba tranzisztor. 4 KB ROM, max. 64 KB külső memória, 1 B RAM. címvezeték. bites adat sín. 3 I/O vonal 4 db bites csoportba rendezve, ezek mindegyike hozzáköthető nyomógombhoz, kapcsolóhoz, L hez, Időzítők. Pl. igitális óra: nyomógombok, kapcsolók, kijelző. Máté: Architektúrák 9. előadás 4 9. előadás 7

8 A R# WR# AL PSN# A# Időzítők Megszakítások TX RX RST Az I 051 logikai lábkiosztása (3.50. ábra) 051 Φ Táp Port 0 Port 1 Port Port 3 Address ata R# olvas a memóriából WR# ír a memóriába AddressLatch nable: külső memória esetén a sínen érvényes a cím Programg Store Nable: olvasás a programot tároló memóriából xternal Access (az értéke állandó): 1 a címek a belső, 0 a külső memóriára vonatkoznak Máté: Architektúrák 9. előadás 43 A R# WR# AL PSN# A# Időzítők Megszakítások TX RX RST Az I 051 logikai lábkiosztása (3.50. ábra) 051 Φ Táp Port 0 Port 1 Port Port 3 A két időzítő külső áramkörről is kaphat jelet (számláló) Megszakítások TX Transmitted ata, továbbított adat RX Received ata, érkezett adat ReSeT Port (4*) bites I/O soros vonal Máté: Architektúrák 9. előadás 44 ALU RAM RAM AR IR SP B A TMP TMP1 PSW Fő sín ROM Port 0 Port 1 Port Port 3 ROM AR BUFFR P növelő P PTR Időzítő 0 Időzítő 1 Időzítő Lokális sín Az I 051 PU mikroarchitektúrája (4.50. ábra) Máté: Architektúrák 9. előadás 45 ALU RAM RAM AR IR SP B A TMP TMP1 PSW Fő sín Az I 051 PU mikroarchitektúrája (4.50. ábra) RAM 1 bájt A regiszterek a RAM ban vannak RAM ARess a RAM címzéséhez Instruction Register Stack Pointer B szorzásnál, osztásnál van szerepe, ideiglenes tárolásra is használható Aumulator: fő aritmetikai regiszter, a legtöbb számítás eredménye itt keletkezik TMP1 TMP az ALU bemenetei, az eredmény a fő sínről akármelyik regiszterbe kerülhet Program Status Word Máté: Architektúrák 9. előadás 46 Az I 051 PU mikroarchitektúrája ROM 4 KB belső, max. 64 KB külső bites regiszterek: ROM ARess BUFFR P, P növelő P t beírva, majd kiolvasva P növelődik PTR Időzítő 0 Port 0 3 ROM Port 0 Port 1 Port Port 3 ROM AR BUFFR P növelő P PTR Időzítő 0 Időzítő 1 Időzítő Lokális sín Máté: Architektúrák 9. előadás 47 Az I 051 PU mikroarchitektúrája (4.50. ábra) A legtöbb utasítás egy óraciklust igényel. Nincs sorrenden kívüliség. A ciklus hat állapota: 1. Az utasítás a ROM ból a fősínre és IR be kerül.. ekódolás, P növelése. 3. Operandusok előkészítése. 4. gyik operandus a fősínre, onnan általában TMP1 be, a másik A ből TMP be kerül. 5. Az ALU végrehajtja a műveletet. 6. Az ALU kimenete a fősínre kerül, ROM AR felkészül a következő utasítás olvasására. Máté: Architektúrák 9. előadás 4 9. előadás

9 Összehasonlítás Pentium 4 IS gép egy IS utasítás több RIS mikroutasítás UltraSPAR III RIS gép I 051 inkább RIS, mint IS Sgép Hogy érvényesül a RIS elv a Pentium 4 esetén? Milyen gyorsító tárakat használ a Pentium 4? Jellemezze a Pentium 4 gyorsító tárát! Mire szolgál az előre betöltő? Mit jelent a szimatolás? Milyen sorrendben dekódolja a Pentium 4 az utasításokat? Mire szolgál a μrom? picojava II verem gép, sok memória hivatkozás több IS utasítás egy RIS mikroutasítás Máté: Architektúrák 9. előadás 49 Máté: Architektúrák 9. előadás 50 Mire szolgál a nyomkövető gyorsító tár? Milyen elágazás jövendölést használ a Pentium 4? Mire szolgál az L1 BTB? Mire szolgál a nyomkövető BTB? Milyen sorrendben kezdődik az utasítások végrehajtása a Pentium 4 en? Mire szolgál a Pentium 4 lefoglaló/átnevező egysége? Mire szolgálnak a regiszter gyűjtők? Milyen sorrendben fejeződik be az utasítások végrehajtása a Pentium 4 en? Mi a különbség a Pentium 4 két egész aritmetikájú ALU ja között? Miért nem írható azonnal az eredmény be? Mit jelent a pontos megszakítás kifejezés? Milyen problémát okozhat a tárolás utáni betöltés? Máté: Architektúrák 9. előadás 51 Máté: Architektúrák 9. előadás 5 Hogy működik az UltraSPAR III másodlagos gyorsító tára? Mire szolgál az UPA (Ultra Port Architecture)? Mire szolgál az UB II (UltraSPAR ata Buffer II)? Milyen szervezésű az UltraSPAR III L1 I gyorsító tára? Mire szolgál a munka regisztergyűjtő? Mire szolgál az architektúrális regisztergyűjtő? Mire szolgál az előre betöltő gyorsító tár? Mire szolgál a tárolási sor? Mire szolgál a tárolási gyorsító tár? Mire szolgál az UltraSPAR III ugrótáblája? Milyen elágazás jövendölést használ az UltraSPAR III? Mit nevezünk eltolás résnek? Hogy kezeli az UltraSPAR III az eltolás rést? Mire szolgál az utasítás csoportosító egység? Hány ALU van az UltraSPAR III ban? Hogy kezeli az UltraSPAR III a függőségeket? Máté: Architektúrák 9. előadás 53 Máté: Architektúrák 9. előadás előadás 9

10 Mi az I 051 fő alkalmazási területe? Nagyságrendileg milyen árú egy I 051? Jellemezze az I 051 et! Mi a RAM? Mi a ROM? Hány bites a RAM AR regiszter? Hány bites a ROM AR regiszter? Mekkora az I 051 RAM ja? Mekkora az I 051 ROM ja? Mire szolgál az IR, SP, B, A, TMP1 regiszter? Mi a PSW? Hogy történik P növelése? Máté: Architektúrák 9. előadás 55 Milyen és hány be/kimenete van az I 051 nek? Mire használhatók az I 051 be/kimenetei? Hány időzítője van az I 051 nak? Mire használhatók az I 051 időzítői? Mik az I 051 ALU jának bemenetei? Milyen állapotai vannak az óraciklusának? Jellemezzea IS gépeket! Jellemezze a RIS gépeket! IS vagy RIS gép a Pentium 4? IS vagy RIS gép az UltraSPAR III? IS vagy RIS gép az I 051? Hasonlítsa össze a Pentium 4 et, az UltraSPAR III at és az I 051 et! Máté: Architektúrák 9. előadás 56 Az előadáshoz kapcsolódó Fontosabb témák A Pentium 4 processzor, a Pentium 4 mikroarchitektúrája A NetBurst csővezeték Az UltraSPAR III processzor és az UltraSPAR III mikroarchitektúrája, csővezetéke Az I 051 processzor és az I 051 mikroarchitektúrája A Pentium 4, az UltraSPAR III és az I 051 mikroarchitektúrájának összehasonlítása Máté: Architektúrák 9. előadás előadás 10